(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004 年12 月2 日 (02.12.2004)

PCT

(10) 国際公開番号 WO 2004/105240 A1

(51) 国際特許分類⁷: H04B 1/18, G04C 9/02, G04G 5/00

H03J 3/22,

〒188-0011 東京都 西東京市 田無町六丁目 1番 1 2号

(21) 国際出願番号:

PCT/JP2004/007211

(22) 国際出願日:

2004年5月20日(20.05.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-141573 2003年5月20日(20.05.2003) JI


(71) 出願人(米国を除く全ての指定国について): シチズン 時計株式会社 (CITIZEN WATCH CO., LTD.) [JP/JP]; Tokyo (JP). (72) 発明者; および

- (75) 発明者/出願人 (米国についてのみ): 伊原 隆史 (IHARA,Takashi) [JP/JP]; 〒188-0011 東京都 西東京 市田無町六丁目 1番12号 シチズン時計株式会社 内 Tokyo (JP).
- (74) 代理人: 畑 泰之 (HATA, Yasuyuki); 〒107-0052 東京都 港区 赤坂 1 丁目 1番 1 8 号 赤坂大成ビル Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS,

/続葉有/

(54) Title: TUNIGN DEVICE AND RADIO-WAVE CORRECTED TIMEPIECE

(54) 発明の名称: 同調装置及びそれを用いた電波修正時計



- 1... TUNING CIRCUIT
- 2... RECEPTION ANTENNA
- 3... TUNING IC
- 4a... CONDENSER
- 6... COUNTER CIRCUIT

(57) Abstract: A small, high-performance tuning device which is high in sensitivity, excellent in stability, and wide in variable range of tuning frequency due to the optimized on-resistance and off-resistance of a semiconductor switch built in a tuning IC, and is suitable for the reception circuit of a radio-wave corrected timepiece, the tuning device comprising a tuning IC (3) provided with a plurality of N-channel MOS transistors (hereinafter abbreviated N-Tr) (5a-5f) as semiconductor switches and a counter circuit (6) for controlling the opening/closing of the N-Trs, a plurality of capacitors (4a-4f) connected in series with the plurality of N-Trs respectively, and a reception antenna (2) connected with the plurality of capacitors, wherein the plurality of capacitors have their total electrostatic capacity varied by the opening/closing of the plurality of N-Trs, and a tuning frequency of a tuning circuit can be varied by the plurality of capacitors and the reception antenna.

(57) 要約: 同調ICに内蔵される半導体スイッチのON抵抗とOFF抵抗の最適化により、高感度で安定性に優れ、同調周波数の可変範囲が広い、小型で高性能な電波修正時計の受信回路に適した同調装置を提供するものであって、複数の半導体スイッチとしてのNチャンネルMOSトランジスタ(以降N-Trと略記)5a~5fと該N-Trの開閉を制御するカウンタ回路6を備える同調IC3と、前記複数のN-Trと各々直列に接続される複数のコンデンサ4a~4fと、



LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE,

IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

該複数のコンデンサに接続される受信アンテナ2とを有し、前記複数のコンデンサは前記複数のN-Trの開閉によって合計静電容量が可変され、該複数のコンデンサと前記受信アンテナとによる同調回路の同調周波数が可変されるように構成した。

1

明 細 書

同調装置及びそれを用いた電波修正時計

技術分野

本発明は、電波等を受信する小型で高性能な同調装置と、それを用いた電波修正時計の受信方式の改良に関するものである。

背景技術

従来、受信機の電子チューナや送信機の発信回路等に用いられる電子式同調回路は、一般的に可変容量ダイオードを用い、該可変容量ダイオードへの印加電圧を制御して等価的な静電容量を変化させ、同調周波数を可変している。この方式は、可変容量ダイオードが小型で安価であると共に、印加電圧の制御で同調周波数を容易に可変出来るので、チューナや送信回路を小型で安価に実現できる利点がある。しかし、可変容量ダイオードは半導体のPN接合の空乏層を利用しているためにリーク電流が存在するので、同調回路のQ値を高くすることが出来ない。また、静電容量の変化に伴ってQ値も変化するので、安定した同調回路の実現が難しい。更には、可変容量ダイオードの容量可変範囲も限られているので、同調周波数を広範囲に可変することは困難である。

これらの問題を解決するために、容量最大値と容量最小値の2値状態を取り得る可変容量ダイオードを複数個半導体基板上に形成し、各可変容量ダイオードに対して、同じく半導体基板上に形成するスイッチング素子によってバイアス電圧をON/OFFし、等価的静電容量を可変させる提案が例えば特開昭57-99787号公報の特許請求の範囲或いは同明細書の第3図等に示されている。

この提案によれば、スイッチング素子によって複数の可変容量ダイオードを切り替えて用いるので、可変容量範囲を大きく取ることが可能であり、同調周波数を広範囲に可変することが出来る。また、静電容量の変化に伴うQの変化も少ないので、ある程度安定した同調回路を実現することが出来る。

しかしながら、半導体基板上に形成される複数の可変容量ダイオードは、前述 した如くPN接合の空乏層を利用しているのでリーク電流が存在し、同調回路の Qを一定以上高くすることが出来ず、安定した同調回路を実現することが困難で ある。また、可変容量ダイオードの容量を最小とするためには、ある程度高いバ イアス電圧を印加する必要があるが、このバイアス電圧の生成にはマイナス電源が必要であり、このため、同調回路の部品点数増加、コストアップ等の大きな要因となる。また、一つの半導体基板上に複数のPN接合を形成して可変容量ダイオードを実現させるが、隣接する可変容量ダイオード間の電気的な影響を防止してQの変化を抑えるために、個々の可変容量ダイオード間に絶縁領域を形成して電気的に分離する必要があり、半導体基板製造工程が増えて、歩留まりの低下やコストアップの要因となる。

従って、本発明の目的は、上記課題を解決して、半導体スイッチとリーク電流の極めて少ないコンデンサとの組み合わせにより、安定性に優れ、同調周波数の可変範囲が広く、且つ、小型化が可能な電波修正時計の受信回路に適した同調装置と、それを用いた電波修正時計を提供することである。

発明の開示

本発明は上記した目的を達成する為、以下に示す様な基本的な技術構成を採用する。

即ち、本発明の同調回路は、基本的には、複数の半導体スイッチと該半導体スイッチの開閉を制御するスイッチ制御手段を備える半導体基板と、前記複数の半導体スイッチと各々直列に接続される複数のコンデンサと、該複数のコンデンサに接続されるコイルとを有し、前記複数のコンデンサは前記複数の半導体スイッチの開閉によって合計静電容量が可変され、該複数のコンデンサと前記コイルとによって成る同調回路の同調周波数が可変されるように構成したことを特徴とするものであり、より詳細には、複数の半導体スイッチと、当該複数の半導体スイッチと各々直列に接続される複数の第1のコンデンサと、当該半導体スイッチの開閉を制御するスイッチ制御手段と備える半導体基板と、該複数の第1のコンデンサのそれぞれに並列的に接続されるコイルとから構成されており、時刻情報を含む標準電波の受信局選択指示信号に応答して当該スイッチ制御手段が当該複数の第1のコンデンサに接続されている個々の半導体スイッチを個別に開閉制御する事によって当該複数の第1のコンデンサによる合計静電容量が可変され、該複数の第1のコンデンサと前記コイルとによって成る同調回路の同調周波数を変更する様に構成されていることを特徴とする同調回路である。

更に、本発明に於いては、同調範囲を拡大したり、或いは、同調操作を効率化する為に、当該半導体基板上若しくは当該半導体基板外に、当該第1のコンデンサ群とは別に当該第1のコンデンサと並列に当該コイル部と接続されている固定容量を有するか或いは可変容量を有する第2のコンデンサが設けられている事も好ましい。

かかる構成を採用する場合に於いては、当該第2のコンデンサは、当該第1の コンデンサが受ける制御とは異なる制御を受ける様に構成されている事が望まし い。

更に、本発明に於いては、当該第2のコンデンサを使用する場合に有っては、 当該第2のコンデンサの制御は、適宜に実行する事が可能であるが、例えば、そ の少なくとも一つは、当該半導体基板上に設けられた半導体スイッチを介して当 該スイッチ制御手段により制御される様に構成されているもので有っても良い。

本発明の同調回路により、複数のコンデンサを半導体スイッチの開閉によって任意に切り替えることが出来るので、コンデンサの可変容量範囲を広くすることが出来、この結果、同調回路の同調周波数の可変範囲を広く確保することが出来る。

従って、時刻情報を含んだ標準電波を発信している受信局が複数存在する場合 に、それぞれの受信局が発信している標準電波の特定の周波数を容易に選択して 同調させる事が可能である。

また、前記複数のコンデンサは、前記半導体基板上に形成されることを特徴と する。

これにより、コンデンサの部品点数を削減でき、同調回路の小型化や製造工程の簡素化を実現できる。

また、前記半導体基板上に形成される複数のコンデンサは、前記半導体基板上に於いて酸化膜や窒化膜等を含む適宜の誘電体を用いた膜体で形成されたコンデンサであることを特徴とする。

これにより、コンデンサのリーク電流を極めて小さく出来るので、安定性に優れた同調装置を実現できる。

また、前記半導体スイッチの少なくとも一つは、前記半導体基板の外部に配置

されたコンデンサに接続されることを特徴とする。

これにより、半導体基板上に形成することが困難な大容量のコンデンサを付加することが出来るので、同調周波数の可変範囲を更に拡大でき、また、接続するコイルの選択範囲も広げることが可能となる。

また、前記半導体スイッチのON抵抗は、該半導体スイッチに直列に接続される前記コンデンサのインピーダンスより小さいことを特徴とする。

これにより、接続されるコンデンサの静電容量に対応して、最適な半導体スイッチのON抵抗を選択することが出来るので、半導体基板の小型化が可能であると共に、高感度の同調装置を実現することが出来る。

また、前記半導体スイッチのOFF抵抗は、該半導体スイッチに直列に接続される前記コンデンサのインピーダンスより大きいことを特徴とする。

これにより、接続されるコンデンサの静電容量に対応して、最適な半導体スイッチのOFF抵抗を選択することが出来るので、高感度の同調回路を実現することが出来る。

また、本発明に於いては、当該同調回路に接続される増幅回路部に使用される 抵抗部の抵抗値を当該同調回路に設けられている同調コンデンサによるインピー ダンスよりも大きくなるように設定することも好ましく、これによってよりアン テナの利得をより向上させることが出来る。

また、前記複数のコンデンサの静電容量の合計値が9600pF以下であることを特徴とする。

これにより、複数のコンデンサを内蔵する半導体基板のサイズを2mm×1.6mm程度にすることが可能となり、実装効率を高めることが出来る。

また、前記コイルのインダクタンスが O. 44mH以上であることを特徴とする。

これにより、本発明の同調回路を電波修正時計の同調手段として用いた場合、 前記複数のコンデンサの静電容量の合計値が9600pF以下であるとすると、 標準電波の最も高い周波数 (77.5KHz) を同調させることが出来る。

また、前記コイルのインダクタンスが4000mH以下であることを特徴とする。

これにより、本発明の同調回路を電波修正時計の同調手段として用いた場合、 前記半導体基板や該半導体基板の実装上の寄生容量が4pF程度であるとすると、 標準電波の最も低い周波数(40KHz)を同調させることが出来る。

本発明の電波修正時計は、前記同調回路と、該同調回路を制御し、該同調回路によって受信した標準電波を入力して時刻修正を行う制御手段と、該制御手段からの時刻情報を表示する表示手段とを有することを特徴とする。

本発明の電波修正時計により、同調周波数の可変範囲が広く、且つ、高感度で安定した標準電波の受信が可能となる。

また更に、金属材料によって成る金属外装を有し、該金属外装によって前記同調回路と前記制御手段と前記表示手段を覆い、機械的に保護するように構成したことを特徴とする。

これにより、傷が付きにくく防水性に優れ、高級感のある金属外装を用いた電波修正時計を実現させることが出来る。

また、前記金属外装に覆われる前記同調回路の前記コイルのインダクタンスは 20mH以上であることを特徴とする。

これにより、同調回路の受信感度を一定以上に保つことが可能となり、金属外 装であっても高感度の電波修正時計を実現させることが出来る。

また、前記同調回路の前記複数の半導体スイッチの開閉を制御し、前記同調周 波数を可変することにより、複数の標準電波を受信するように構成したことを特 徴とする。

これにより、周波数の異なる複数の標準電波の受信が可能となり、各国各地域に対応した電波修正時計を実現させることが出来る。

また、前記同調回路の前記同調周波数を可変するための同調制御情報を記憶する同調記憶手段を有することを特徴とする。

これにより、同調記憶手段に受信する標準電波の情報を記憶出来るので、複数の標準電波を任意に選択し受信することが出来る。

また、前記同調記憶手段は、前記同調回路の内部に備えられていることを特徴とする。

これにより、同調回路の内部に受信する標準電波の情報を記憶出来るので、同

調回路の製造工程や調整工程を簡略化することが出来る。

また、前記同調記憶手段は、パターンカット手段、又はヒューズROM、又は不揮発性メモリであることを特徴とする。

これにより、電波修正時計の仕様に応じて最適な同調記憶手段を選択でき、コストダウンや製造工程の簡略化を実現できる。

図面の簡単な説明

図1は、本発明の第1の実施形態である同調回路の回路図である。

図2は、本発明の第1の実施形態である同調回路の等価回路と実験回路を示し、図2(a)はN-TrがON状態での同調回路の等価回路であり、図2(b)はN-TrがOFF状態での同調回路の等価回路であり、図2(C)はN-TrのON抵抗とOFF抵抗の影響を検証するための同調回路の実験回路である。

図3は、本発明の第1の実施形態である同調回路のインピーダンス比ーアンテナ利得特性図である。

図 4 は、図 3 のインピーダンス比ーアンテナ利得特性の部分拡大図であり、図 4 (a) は 1800 p F のコンデンサ 10 a を用いたアンテナ利得特性 20 の比率 0.01 以下の部分拡大図であり、図 4 (b) は同じく 1800 p F のコンデンサ 10 a を用いたアンテナ利得特性 20 の比率 250 位以上の部分拡大図である。

図5は、本発明の第2の実施形態である同調回路の回路図である。

図6は、本発明の同調回路を組み込んだ電波修正時計と標準電波を送信する送信局との関係を示した説明図である。

図7は、本発明の第3の実施形態である電波修正時計の回路ブロック図である。 図8は、本発明の同調回路と受信ICの関係を示す概略回路図であり、図8(a) は本発明の同調回路と受信ICの増幅回路の概略回路図であり、図8(b)は図8(a)の等価回路であり、図8(C)は本発明の同調回路と受信ICの増幅回路の他の概略回路図である。

図9は、本発明の第4の実施形態である電波修正時計の回路ブロック図である。 図10は、本発明の電波修正時計のアンテナ同調調整方法を示す原理図であり、 図10(a)は、接触方式のアンテナ同調調整方法を示す原理図であり、図10 (b) は、非接触方式のアンテナ同調調整方法を示す原理図である。

図11は、本発明の電波修正時計のアンテナ同調調整方法によって得たアンテナ出力特性図である。

図12は、従来の電波修正時計に於ける同調回路の一具体例の構成を示す図である。

図13は、本発明の他の具体例に於ける同調回路の回路図である。

図14は、本発明の更に他の具体例に於ける同調回路の回路図である。

図15、図16は、本発明の他の具体例に於ける同調回路のインピーダンス比 ーアンテナ利得特性図の部分拡大図である。

図17から図20は、Q値の測定方法の一例を説明する図である。

図21、図22は、本発明に於ける電波修正時計の使用例を説明する図である。

図23は、本発明に於ける同調回路と増幅回路を接続させた回路の一例を示す回路図である。

図24は、図23の回路を用いた同調回路に於ける増幅回路抵抗とコンデンサインピーダンスとの比とアンテナ利得減衰率との関係を示すグラフである。

発明を実施するための最良の形態

以下、本発明の実施形態を図面に基づいて詳細に説明する。図1は本発明に係るの第1の実施形態である同調装置1の構成例を示すブロックダイアグラムであって、図中、複数の半導体スイッチ5と、当該複数の半導体スイッチ5と各々直列に接続される複数の第1のコンデンサ4と、当該半導体スイッチ5の開閉を制御するスイッチ制御手段6と備える半導体基板200と、該複数の第1のコンデンサ4のそれぞれに並列的に接続されるアンテナ部2を構成するコイル201とから構成されており、時刻情報を含む標準電波の受信局選択指示信号に応答して当該スイッチ制御手段6が当該複数の第1のコンデンサ4に接続されている個々の半導体スイッチ5を個別に開閉制御する事によって当該複数の第1のコンデンサ4による合計静電容量が可変され、該複数の第1のコンデンサ4と当該コイル201とによって成る同調回路1の同調周波数を変更する様に構成されている、例えば、電波修正時計の受信部の使用に適した、同調回路1が示されている。

本発明に於ける第1の実施態様である同調回路1の構成を更に詳細に説明する

ならば、図1に於いて、2は電波を受信するコイル201を有する受信アンテナであり、略棒状の高透磁率材料に導線を巻いて形成され、受信した電波によって誘起されるアンテナ信号P6、P7を出力する。3はワンチップによって成る半導体基板200を含む同調ICである。 $4a\sim4$ fは同調IC3の内部に形成される複数の第1のコンデンサであり、 SiO_2 等によって成る酸化膜或いは Si_3N_4 等の窒化膜を含む誘電体からなる膜体を用いて形成される。当該第1のコンデンサ $4a\sim4$ fの一方の端子は共通に接続されて受信アンテナ2のアンテナ信号P6に接続される。

一方、5 a ~ 5 f は半導体スイッチ5としてのNチャンネルMOSトランジスタ(以下N-Trと略記)である。N-Tr5a~5fのドレイン端子Dは当該第1のコンデンサ4a~4fの他方の端子に直列に接続され、N-Tr5a~5fのソース端子Sは共通に接続されて受信アンテナ2のアンテナ信号P7に接続され、更に電気的接地であるGNDに接続される。尚、電気的接地であるGNDはアンテナ端子P6に接続されても良い。6はスイッチ制御手段としてのカウンタ回路であり、クロック端子CLとイネーブル端子ENを入力端子として備え、クロック端子CLからのパルスをカウントするバイナリカウンタとして動作し、出力端子としてカウント端子Q0~Q5を備えている。

更に、 $P0\sim P5$ はカウンタ回路6のカウント端子 $Q0\sim Q5$ より出力されるカウント信号であり、 $N-Tr5a\sim 5f$ のゲート端子Gにそれぞれ接続される。

次に本発明の第1の実施形態である同調回路1の動作を説明する。図1に於いて、イネーブル信号P9が論理"0"の期間は、カウンタ回路6はリセット状態を保ち、カウント端子 $Q0\sim Q5$ より出力されるカウント信号 $P0\sim P5$ は論理"0"を保持する。この結果、 $N-Tr5a\sim 5f$ のゲート端子Gの電位は零ボ

ルトを保持するので、N-Tr 5a ~ 5 f は全てOFF状態となり、複数の当該第1のコンデンサ4a ~ 4 f は受信アンテナ2に対して切断され、同調回路は形成されない。

次にイネーブル信号P9が論理"1"になると、カウンタ回路6はリセットが解除され、クロック信号P8のパルスをカウントするスタンバイ状態となる。ここで、クロック信号P8によって1個のパルスがクロック端子CLに入力されると、カウンタ回路6はカウント動作を実行し、カウント端子Q0の出力であるカウント信号P0は論理"1"となる。同様に、クロック信号P8によって2個のパルスがクロック端子CLに入力されると、カウント回路6はカウント動作を実行し、カウント端子Q1の出力であるカウント信号P1が論理"1"となる。

同様に、クロック信号P8によって63個のパルスがクロック端子CLに入力されたとすると、カウンタ回路6は最大カウント数になり、全てのカウント信号P0~P5が論理"1"となる。ここで、カウント信号P0~P5は前述した如くにN-Tr5a~5fのゲート端子Gに接続されているので、論理"1"となったカウント信号P0~P5に接続されているN-Tr5a~5fはONとなる。そして、ONとなったN-Tr5a~5fにそれぞれ直列に接続されている当該第1のコンデンサ4a~4fは受信アンテナ2に接続され、受信アンテナ2と該受信アンテナ2に接続された当該第1のコンデンサ4a~4fによって並列共振回路が形成され、該並列共振回路が同調装置1の同調回路として機能する。

ここで一例として、第1のコンデンサ4aの静電容量は12.5pF、第1のコンデンサ4bの静電容量は25pF、第1のコンデンサ4cの静電容量は50pF、第1のコンデンサ4dの静電容量は100pF、第1のコンデンサ4eの静電容量は200pF、第1のコンデンサ4fの静電容量は400pFとして同調IC3の内部に形成したとする。この結果、クロック信号P8のパルス数に応じて、12.5pFの分解能で最小0pFから最大787.5pFの静電容量が受信アンテナ2に対して並列に接続され同調回路が形成される。但し、実際には同調IC3の内部や実装に伴う配線等によって寄生容量や浮遊容量が存在するので、上記の静電容量に数pF~十数pFの静電容量が付加される。

この受信アンテナ2と該受信アンテナ2にN-Tr5a~5fを介して接続さ

れる第1のコンデンサ4 a \sim 4 f によって形成される同調回路の同調周波数(すなわち共振周波数) F は、受信アンテナ2のインダクタンスをLとし、接続されたコンデンサ4 a \sim 4 f による合計静電容量をCとすれば、

 $F = 1 / 2 \pi \sqrt{LC}$

(式1)

となる。

よって、式1により、コンデンサ4 $a\sim 4$ f の合計静電容量が可変されると同調周波数Fも可変することが理解できる。ここで、同調周波数Fに於いて、受信アンテナ2とコンデンサ4 $a\sim 4$ f による同調回路のインピーダンスは最大となるので、同調周波数Fに等しい受信電波が受信アンテナ2に到来すると、アンテナ信号P6、P7間に同調周波数Fに等しい受信電波が選択的に誘起されて同調信号P10として出力される。

すなわち、本発明の同調回路 1 は、クロック信号 P 8 のパルス数に応じて当該第 1 のコンデンサ 4 a \sim 4 f を受信アンテナ 2 に接続するので、同調周波数 F を任意に可変することが出来る。

即ち、本発明に於ける当該同調回路1は、同一の容量を持った複数個のコンデンサ或いは相互に異なる容量を持った複数個のコンデンサを適宜組み合わせることによって当該同調回路1に於ける合計静電容量を適宜変化させる事が容易に出来るので、当該同調回路1の同調周波数を任意に可変する事によって、受信出来る電波の周波数を自由に設定する事が出来る。

その結果、ユーザーが任意の国、或いは任意の地方に移動した場合に、移動先

の国又は地方に於いて受信される時刻情報を含んだ標準電波を受信して、電波修 正時計の時刻情報を修正する場合には、適宜の選択指示信号に応答して、当該制 御手段6を操作駆動させる事によって、当該受信可能な標準電波の周波数に合致 する同調周波数を当該同調回路内に設定する事が可能となり、容易に所望の標準 電波を受信する事が出来る。

叉、本発明に於いては、複数個の第1のコンデンサが使用されているので、その選択組合せによって、複数種の同調周波数を当該同調回路1内に設定出来るので、複数種の標準電波の受信に対応する事が出来る。

具体的には、例えば、所定の受信局からの標準電波の周波数が不明の場合には、適宜の外部操作手段202を設けて、これを受信局選択手段として機能させ、当該外部操作手段202から当該制御手段6を駆動制御するイネーブル信号P9とクロック信号P8とを受信局選択指示信号として自動的に或いはマニュアル操作によって入力し、当該クロック信号に応答して当該第1のコンデンサ4の組合せ選択を実行しながら、当該同調回路1の出力P10の共振出力が最大となる合計静電容量求めて、その状態に設定するか、予め複数の受信周波数と当該第1のコンデンサ4の組合せ選択条件とを適宜の記憶手段に記憶させておき、受信する国或いは地方での標準電波の周波数が予め判明している場合には、当該外部操作手段202から、所定の周波数数を選択するコード番号を当該制御手段6に入力することによって当該制御手段6は、当該記憶手段に記憶されている所定の周波数に対応する当該第1のコンデンサ4の組合せ条件を読み出して、当該第1のコンデンサ4の組合せ選択操作を実行する様にすれば良い。

此処で、本発明に於ける標準電波の受信に際しての同調方法と従来に於ける同様の同調方法の相違について、簡単に説明する。

即ち、従来の同調方法では、図12に示す様に、日本の40KHz、60KHz、インの77. 5KHzの電汲を受信できる電波時計の場合、従来の同調システムは従来列に示すような接続を行いC1、C4、C7は予め接続し、C2,C3, C4,C8を組み替えて各々の共振周波数に合わせこんでいく。

例えば、アンテナのL値L1が2mHのアンテナを使用し、 $\pm 5\%$ 程度の精度を持つ市販のコンデンサで同調を行い、アンテナのQ値が100とし、最も高い利得

から 3 d B 程度減衰した範囲で同調を行った場合、C1 は 1800 p F、C4 は 1200 p F、C7 は 3900 p F となり、77.5 K H z の周波数調整範囲は387.5 K H z、60 K H z の周波数調整範囲は300 K H z、40 K H z の周波数調整範囲は200 K H z となる。

77.5KHzの同調を行う場合、SW1.2 は OFF し、C1 が接続された状態での 共振周波数を求め、補正を行う。

この場合、最も大きいコンデンサ容量C2は390pFとなるが、コンデンサの精度によっては先の周波数調整範囲に入らないため、もう一度の共振周波数を求め、この結果を持って補正を行い、調整を行う。

この時の最も大きいコンデンサ容量C3は33pFとなる。

また、この後は共振周波数の確認のために共振周波数の測定を行う。

次に 60KH z の同調を行う場合、SW1 は ON し、SW2 は OFF し、C1,C2,C3,C4 が接続された状態での共振周波数を求め、補正を行う。

この場合、最も大きいコンデンサ容量C5は220pFとなるが、コンデンサの精度によっては先の周波数調整範囲に入らないため、もう一度の共振周波数を求め、この結果を持って補正を行い、調整を行う。

また、この後は共振周波数の確認のため共振周波数の測定を行う。

この時の最も大きいコンデンサ容量C6は33pFとなる。

次の 40KH z の同調を行う場合、SW1 は ON し、SW2 は OFF し、C1、C2, C3, C4, C5, C6 が接続された状態での共振周波数を求め、この結果を持って補正を行う。

この場合、最も大きいコンデンサ容量C8は680pFとなる。

また、この後は共振周波数の確認のために共振周波数の測定を行う。

以上のように3局の同調を行うために8個もの同調コンデンサが必要となり、 共振周波数を最高8回程度求める必要があり、共振周波数を求めるたびにコンデンサも半田付けしなくてはならなかった。

これに対し、本発明に於いては、上記した様に、予め一つのIC回路に例えば 8個のコンデンサと半導体スイッチ5とを図1に示す様に作り込んでおけば、当 該同調回路の全静電容量は、スイッチを適宜に制御するのみで容易に可変でき、 個々の接続にはんだ処理をする必要もなく、製造工程も簡易化され小型化できる という利点が得られる。

次に、本発明等は、上記した本発明に於ける当該同調回路1に於いて、受信性能を更に向上させる構成について検討した結果、当該半導体スイッチ5の抵抗値と第1のコンデンサが持つインピーダンスとの関係を適正に保つ事によって、受信性能を改善させる事が可能であることを知徳し、それによって、当該同調回路を有する電波受信回路を金属外装を有する時計の内部に組み込んでも高レベルの受信性能を発揮させる事が出来ることが判明したものである。

即ち、本発明に於ける当該同調回路1に於いて、当該それぞれの半導体スイッチ5のON抵抗は、当該各半導体スイッチに5直列に接続される当該それぞれのコンデンサ4が持つインピーダンスより小さくなる様に設定する事が望ましく、叉、当該それぞれの半導体スイッチ5のOFF抵抗が、当該各半導体スイッチ5に直列に接続される当該それぞれのコンデンサ4が持つインピーダンスより大きくなる様に設定する事が望ましいことが判明した。

以下に、図2~図4を参照しながら図1で示した半導体スイッチ5としてのN-Tr5a~5fのON抵抗とOFF抵抗が同調回路1にどのように影響し、また、該N-Tr5a~5fのON抵抗とOFF抵抗の好ましい値がどの程度が好ましいか等について検証する。

図2は、図1で示した同調装置を構成する同調回路1の等価回路と実験回路を示しており、図2(a)は、同調装置 $1のN-Tr5a\sim5fがON$ 状態の時の等価回路を示し、図2(b)は、同調装置 $1のN-Tr5a\sim5fがOFF$ 状態の時の等価回路を示している。

図2(a)に於いて、4は上記した第1のコンデンサ4a~4fを代表するコンデンサであり、5はN-Tr5a~5fを代表するN-Trである。該N-Tr5のゲート端子Gに電圧Vgが印加されると、N-Tr5はONする。このときの等価回路は矢印Aで示すようになる。ここで、図2(a)の等価回路に於いて、5onはN-Tr5のON抵抗を表しており、5sはN-Tr5のON動作を示すスイッチであり、4はN-Tr5に直列に接続されているコンデンサある。すなわち、N-Tr5は半導体スイッチであるので、ON状態であったとして

も一定量のON抵抗5onが存在する。

次に、図2(b)に於いて、コンデンサ4は当該第1のコンデンサ4a~4fを代表するコンデンサであり、N-Tr5はN-Tr5a~5fを代表するN-Tr05a。該N-Tr05のゲート端子Gはソース端子Sと同電位であるので、N-Tr05はOFFする。このときの等価回路は矢印Bで示すようになる。ここで、図2(b)の等価回路に於いて、00 ffはN-Tr000FF抵抗を表しており、00 sはN-Tr000FF動作を示すスイッチであり、01 4はN-tr01 に直列に接続されるコンデンサである。すなわち、N-Tr01 は半導体スイッチであるので、OFF状態であったとしてもその抵抗値は無限大でなく、一定量のOFF抵抗00 ffが存在する。

このように、半導体スイッチであるN-Tr5はON抵抗5onとOFF抵抗5offを持っているが、このON抵抗5onとOFF抵抗5offの同調回路1に対する影響は無視することが出来ない。ここで、ON抵抗5onは、N-Tr5のトランジスタサイズを出来る限り大きくすれば、ほぼ零に近いON抵抗を得ることは可能であるが、トランジスタサイズを大きくするとN-Tr5を内蔵する同調IC3のチップサイズも大きくなり、コストアップや同調装置としての小型化に問題が生じる。また、N-Tr5のトランジスタサイズを大きくすると、浮遊容量や寄生容量が増大し同調周波数の可変範囲を狭めるという問題も生じる。

また、OFF抵抗5offは、N-Tr5がONするために必要なしきい値電圧を高くすれば、相当大きなOFF抵抗を得ることは可能であるが、同調回路1を電波修正時計等の電池駆動の機器に組み込むには低電圧駆動が不可欠であり得策ではない。また、しきい値電圧を高くするとON抵抗が増える結果となり、相反する問題も生じる。このようなことから、同調回路への悪影響を最小限に抑え、且つ、同調IC3のチップサイズを増やすことなく、また、低電圧駆動も可能なN-TrのON抵抗とOFF抵抗の好ましい選択が必要となる。

本出願人は、以上のような観点から半導体スイッチ5としてのN-TrのON 抵抗とOFF抵抗の影響を調べ最適値を検証する実験を実施したので、以下説明 する。

図2(C)は、N-TrのON抵抗とOFF抵抗の最適値を検証する実験回路

であり、図1で示した同調回路1の受信アンテナ2と複数のコンデンサ4 a \sim 4 f 及びN-Tr 5 a \sim 5 f の構成に準じた同調回路である。

図2(C)に於いて、2は図1と同等の受信アンテナである。10a~10d はリーク電流の少ないチップタイプ、またはディスクリートタイプのコンデンサ であり、それぞれ静電容量を異ならせて配置され、一方の端子は共通に接続され て受信アンテナ2の一方の端子に接続される。

一方、 $11a\sim11$ dは、図 $10N-Tr5a\sim5$ f に相当するスイッチであり、ON抵抗が非常に小さいタイプを選択している。12 は図10N-Tr5a ~5 f のON抵抗又はOFF抵抗に相当する可変抵抗であり、広い範囲で抵抗値を可変することが出来る。

可変抵抗12はコンデンサ10a~10dとスイッチ11a~11dの間に任意に配置することが出来るが、図2(C)に於いてはコンデンサ10aとスイッチ11aの間に配置されている。尚、コンデンサ10aの静電容量は1800pF、コンデンサ10bの静電容量は100pF、コンデンサ10Cの静電容量は560pF、コンデンサ10dの静電容量は100pFとして設定した。

更に、13は励磁用コイルであり、受信アンテナ2の近傍に配置して受信電波に相当する交流磁界14を発生する。15は交流信号源であり励磁用コイル13に交流磁界14を発生させるために40KHz前後の交流信号を供給する。受信アンテナ2は、コンデンサ $10a\sim10$ dの合計静電容量に対して、同調周波数が約40KHzになるようにインダクタンスを調整したものを使用する。16は受信アンテナ2の両端子に接続される高入力インピーダンスの交流電圧計であり、受信アンテナ2に誘起される交流信号を測定する。

次に実験方法を説明する。図2 (C) に於いて、まず、可変抵抗12の抵抗値を十分に小さくし、スイッチ11a~11dはすべて閉じる。次に、交流信号源15によって励磁用コイル13に交流信号を供給し交流磁界14を発生させる。

これにより、受信アンテナ2には交流磁界14によって交流信号が誘起され、 交流電圧計16は誘起された交流信号を測定することが出来る。ここで、交流信 号源15の周波数を変化させて最も交流電圧計16の測定値が大きい周波数が受 信アンテナ2とコンデンサ10a~10dの合計静電容量による同調周波数であ り、この同調周波数に於ける交流電圧計16の値を記録する。

次に、可変抵抗12の抵抗値を少し大きくてから、前述と同様に交流信号源1 5の周波数を微調して交流電圧計16の測定値が最も大きくなる値を記憶する。

以下同様に、可変抵抗12の抵抗値を順次大きくしながら交流電圧計16の値を記録する作業を繰り返し、可変抵抗12の抵抗値とコンデンサ10aの交流信号に対するインピーダンスとの比が1となるまで測定し、更にその比が10倍、100倍、100倍となるまで可変抵抗12の抵抗値を増加させて交流電圧計16の測定値を記録する。

図3は上記の測定結果をグラフにまとめたものであり、インピーダンス比ーアンテナ利得特性図である。図3に於いて、X軸は可変抵抗12の抵抗値とコンデンサ10a~10dの周波数に対するインピーダンスとの比率であり、Y軸はアンテナ利得であって交流電圧計16の読みをデシベル表示したものであり、交流信号源15の出力電圧を基準の0dBとして表している。

図3に於いて、20は1800pFのコンデンサ10aに可変抵抗12を直列に接続したときのアンテナ利得特性である。ここで、抵抗/コンデンサインピーダンス比が非常に小さい0.001付近(すなわち可変抵抗12の抵抗値が非常に小さい領域)では、アンテナ利得は一30dB位であり、比較的高い利得を示している。しかし、図示する如く、抵抗/コンデンサインピーダンス比を大きくしていくとアンテナ利得は急激に低下し、抵抗/コンデンサインピーダンス比が1の領域では最もアンテナ利得が低下して-60dBに達している。

更に、抵抗/コンデンサインピーダンス比が1を越えて増加するとアンテナ利得は再び上昇に転じ、抵抗/コンデンサインピーダンス比が100以上の領域(すなわち可変抵抗12の抵抗値が非常に大きい領域)では、アンテナ利得は再び-30dB位まで上昇している。同様に21は1000pFのコンデンサ10bに可変抵抗12を直列に接続したときのアンテナ利得特性である。尚、このとき、コンデンサ10aに接続されていた可変抵抗12は取り外され、コンデンサ10aはスイッチ11aに直接接続される。

つまり、図3に於いて、抵抗/コンデンサインピーダンス比が1以下の領域は、 当該半導体スイッチ5のON抵抗の領域を示しており、反対に、抵抗/コンデン サインピーダンス比が1以上の領域は、当該半導体スイッチ5のOFF抵抗の領域を示している。

ここで、アンテナ利得特性21を見ると、抵抗/コンデンサインピーダンス比が1の領域での減衰量は-54dB位であり、前述のアンテナ利得特性20と比較すると減衰量は多少軽減されてはいるが、コンデンサの静電容量が変わってもアンテナ利得特性の傾向に大きな差は無いことが分かる。同様に、アンテナ利得特性22は560pFのコンデンサ10Cに可変抵抗12を直列に接続したときのアンテナ利得特性であり、アンテナ利得特性23は100pFのコンデンサ10dに可変抵抗12を直列に接続したときのアンテナ利得特性である。これらのアンテナ特性に於いても減衰量は異なるが、抵抗/コンデンサインピーダンス比が1の領域でアンテナ利得は最も低下しており、アンテナ利得特性の傾向は一致している。

次に、可変抵抗12とコンデンサインピーダンスとの比率が1の近傍で、アンテナ利得がなぜ最も低下するのかを説明する。

図2 (C) に於いて、可変抵抗12がコンデンサ10aのインピーダンスと比較して無視できるほど小さい領域では、可変抵抗12の影響はほとんどないので、受信アンテナ2とコンデンサ10a~10dはLC並列共振回路として動作し、損失が少ないのでアンテナ利得は大きい(例えば比率0.01以下の領域)。しかし、可変抵抗12の抵抗値が大きくなると、可変抵抗12はLC並列共振回路の中で損失として働くので共振回路のQが小さくなり、この結果、アンテナ利得は低下する。

そして、可変抵抗12とコンデンサ10aのインピーダンス比が1の近傍では、可変抵抗12はコンデンサ10aに対して最も大きく影響するので、LC並列共振回路の損失も最も大きくなり、この結果、アンテナ利得は最も低下する。しかし、可変抵抗12とコンデンサ10aのインピーダンスの比が1を越えると、可変抵抗12によってコンデンサ10aはコンデンサとしての働きを妨げられ、可変抵抗12がコンデンサ10aのインピーダンスよりも十分に大きくなると(例えば比率100以上の領域)、コンデンサ10aはLC並列共振回路から切断されたことに等しくなり、LC並列共振回路のCは、コンデンサ10b~10dの3

個の合計静電容量だけとなる。この結果、共振周波数は多少ずれることになるが、 可変抵抗12による損失は減少しアンテナ利得は再び高くなる。

次に、図3の実験結果を基に、図2(a)、(b)で示すN-Tr5のON抵抗 5 onとOFF抵抗5 offの好ましい抵抗値を検証する。

ここで、電波を受信する同調装置の電気的特性で重要な要素は、高感度と高選択度であると言って良い。この観点からすると、同調装置のアンテナ利得は出来る限り高いことが好ましく、また、同調回路は損失が少なくQ値が高いことが好ましい。

よって、図3のアンテナ利得特性から分かるように、N-Tr5のON抵抗5 on EOFF 抵抗5 of EO が EOFF が EO が EO

次に、N-Tr5のON抵抗5onとOFF抵抗5offの更に好ましい値を 詳細に検証する。図4は、図3のインピーダンス比-アンテナ利得特性の部分拡 大図であり、図4(a)は1800pFのコンデンサ10aを用いたアンテナ利 得特性20の抵抗/コンデンサインピーダンス比0.01以下の部分拡大図であ り、図4(b)は同じく1800pFのコンデンサ10aを用いたアンテナ利得 特性20の抵抗/コンデンサインピーダンス比250位以上の部分拡大図である。

図15は、1800pFのコンデンサ10aを用いたアンテナ利得特性20の抵抗 /コンデンサインピーダンス比0.03~1下の部分拡大図であり、図16は、同 じく1800pFのコンデンサ10aを用いたアンテナ利得特性20の抵抗/コンデ ンサインピーダンス比1~31の部分拡大図である。

図15において抵抗/コンデンサインピーダンズ比1位でのアンテナ利得は60dBであり、この比率1は可変抵抗12とコンデンサインピーダンズが等しい値(すなわちもっとも理想的でないON抵抗)である。よって、アンテナ利得—

60 d Bを最悪なアンテナ利得として定め、該最悪なアンテナ利得から 2 d B 増幅 した-58 d B における抵抗/コンデンサインピーダンス比は図 1 5 から 0.6 位(T 1 のポイント)であるので、ON 抵抗 5 on とコンデンサ 4 のインピーダンス比は 0.6 以下であることが好ましい。

また、最悪なアンテナ利得-60dBから、4dB増幅した-56dBにおける抵抗/コンデンサインピーダンス比は、0.43位(T2のポイント)であるので、ON 抵抗 5 on とコンデンサ 4 のインピーダンス比は図 4 (a) から 0.43以下であることが更に好ましい。

また、最悪なアンテナ利得ー60dB から、10dB 増幅したー50dB における抵抗 /コンデンサインピーダンス此は、0.19 位(T3 のポイント)であるので、ON 抵抗 5on とコンデンサ 4 のインピーダンス比は図 4 (a) から 0.19 以下であることが更に好ましい。

また、最悪なア 52 テナ利得 $^{-60dB}$ から、 20dB 増幅した $^{-40dB}$ における抵抗 $^{\prime}$ / コンデンサインピーダンス比は、 $^{0.03}$ 位($^{\prime}$ ($^{\prime}$ のポイント)であるので、 $^{\prime}$ のN 抵抗 $^{\prime}$ 5on とコンデンサ $^{\prime}$ のインピーダンス比は図 $^{\prime}$ 4 ($^{\prime}$ a) から $^{\prime}$ 0. $^{\prime}$ 03 以下であることが更に好ましい。

図4 (a) に於いて、抵抗/コンデンサインピーダンス比0.001位でのアンテナ利得は-29.5dBであり、この比率0.001は、可変抵抗12がほぼ零に近い値(すなわち理想的なON抵抗)である。よって、アンテナ利得-29.5dBを理想的なアンテナ利得(矢印C)として定め、該理想的なアンテナ利得から3dB減衰した-32.5dBにおける抵抗/コンデンサインピーダンス比は図4(a)から0.0084位(N3のポイント)であるので、ON抵抗5onとコンデンサ4のインピーダンス比は0.0084以下であることが好ましい。

また、理想的なアンテナ利得ー29.5 d Bから、2 d B減衰した-31.5 d Bにおける抵抗/コンデンサインピーダンス比は、0.0057位(N 2のポイント)であるので、ON抵抗5 o n とコンデンサ4のインピーダンス比は図4(a)から0.0057以下であることが更に好ましい。また、理想的なアンテナ利得-29.5 d Bから、1 d Bだけ減衰した-30.5 d Bにおける抵抗/

コンデンサインピーダンス比は、0.003位(N1のポイント)であるので、ON抵抗5onとコンデンサ4のインピーダンス比は図4(a)から<math>0.003以下であることが更に好ましい。

次に図16において抵抗/コンデンサインピーダンス比1位でのアンテナ利得は $60 ext{d}$ B であり、この比率 1 は可変抵抗 12 とコンデンサインピーダンスが等しい値(すなわちもっとも理煉的でない ON 抵抗)である。よって、アンテナ利得 $-60 ext{d}$ B を最悪アンテナ利得として定め、該最悪なアンテナ利得から $2 ext{d}$ B 増幅した $-58 ext{d}$ B における抵抗/コンデンサインピーダンス比は,図16から2.8位(T5のポイント)であるので、ON 抵抗5 on とコンデンサインピーダンス 4 のインピーダンス比は2.8以上であることが好ましい。

また、最悪なアンテナ利得一 $60 \, dB$ から、 $4 \, dB$ 増幅したー $5 \, 6 \, dB$ における抵抗・コンデンサインピーダンス比は、 $3.9 \, \dot{\alpha}$ (T6 のポイント) であるので、ON 抵抗 $5 \, \dot{\alpha}$ とコンデンサ $4 \, \dot{\alpha}$ のインピーダンス比は図 $4 \, \dot{\alpha}$ から $3.9 \, \dot{\alpha}$ 上であることが更に好ましい。

また、最悪なアンテナ利得 $-60 \, d\, B$ から、 $10 \, d\, B$ 増幅した $-50 \, d\, B$ における抵抗/コンデンサインピーダンス比は、9 位($T7 \, O$ ポイント)であるので、ON 抵抗 5 on とコンデンサ 4 のインピーダンス比は図 4 (a) から 9 以上であることが更に好ましい。

また、最悪なアンテナ利得-60 dB から、20 dB 増幅した-40 dB における抵抗/コンデンサインピーダンス比は、31 位 (T8 のポイント) であるので、ON 抵抗 5on とコンデンサ 4 のインピーダンス比は図 4 (a) から 31 以上であることが更に好ましい。

次に図4(b)に於いて、アンテナ利得-26.2dBは、グラフの領域からは外れているが、可変抵抗12の値がほぼ無限大に近い(すなわち理想的なOFF抵抗)ときのアンテナ利得である。よって、-26.2dBを理想的なアンテナ利得(矢印D)として定め、該理想的なアンテナ利得から3dB減衰した-29.2dBにおける抵抗/コンデンサインピーダンス比は図4(b)から300位で(F3のポイント)あるので、OFF抵抗5offとコンデンサ4のインピーダンス比は300以上であることが好ましい。

また、理想的なアンテナ利得-26.2dBから、2dB減衰した-28.2dBにおける抵抗/コンデンサインピーダンス比は図4(b)から450位(F2のポイント)であるので、OFF抵抗5offとコンデンサ4のインピーダンス比は450以上であることが更に好ましい。また、理想的なアンテナ利得-26.2dBから、1dBだけ減衰した-27.2dBにおける抵抗/コンデンサインピーダンス比は図4(b)から900位(F1のポイント)であるので、OFF抵抗5offとコンデンサ4のインピーダンス比は900以上であることが更に好ましい。

以上のように、図2(C)で示した半導体スイッチとしてのN-TrのON抵抗とOFF抵抗の実験結果から、それぞれのON抵抗とOFF抵抗を好ましい値に設定することにより、図1で示す本発明の第1の実施形態である同調回路1の感度や選択度を向上させることが出来る。尚、本発明の第1の実施形態に於いて、半導体スイッチ5としてNチャンネルMOSトランジスタを用いたが、このタイプのトランジスタに限定されるものではなく、PチャンネルMOSトランジスタでも良い。また、NチャンネルとPチャンネルの一対のMOSトランジスタを組み合わせたトランスミッションゲートでも良く、更にはバイポーラトランジスタであっても良い。

また、図1に於けるN-Tr5a~5fは、そのON抵抗を上記の基準で選択することにより、トランジスタサイズを最小限に小さくすることが出来る。例えば、図1に於いて、コンデンサ4aの静電容量は12.5pFとしたが、このインピーダンスは周波数を40KHzとすると約300KQである。ここで、前述の実験結果から抵抗/コンデンサインピーダンス比の好ましい値(例えばアンテナ利得3dB減衰での値)は0.0084以下であるので、そのON抵抗は300KQ×0.0084=2.5KQとなる。N-Tr5a~5fのトランジスタに於いてON抵抗2.5KQは、十分に小さなトランジスタサイズによって実現できる。

また、最も大きな静電容量を持つコンデンサ4 f は 400p F としたが、このインピーダンスは同様に計算すると約 10 K Ω であり、同様に抵抗/コンデンサインピーダンス比を 0.084 とすると、その0 N抵抗は 84Ω である。この

ON抵抗84 Ω は、N-Tr5a~5fのトランジスタに於いて一定のサイズを確保すれば、十分に実現できる大きさである。

すなわち、本発明により直列に接続されるコンデンサ4の静電容量に応じて、 半導体スイッチ5としてのN-Trのトランジスタサイズを最小限に選定出来る ので、同調IC3のチップサイズを可能な限り小さく設計することが出来、コストダウンや同調装置の小型化を実現できる。また、N-Trのトランジスタサイ ズを小さくできるために、N-Trによって生じる寄生容量や浮遊容量を最小限 に減らすことが可能となり、微少容量から大容量までを可変出来る、優れた同調 回路を有する同調装置を実現できる。

次に、図1に於けるN-Tr5a~5fのOFF抵抗についても同様な効果を述べることが出来る。例えば、前述の12.5pFのコンデンサ4aに対するN-Tr5aのOFF抵抗の好ましい値(例えばアンテナ利得3dB減衰での値)は、抵抗/コンデンサインピーダンス比が300以上であるので、300K Ω ×300=90M Ω となる。ここで、ON抵抗2.5K Ω のMOSトランジスタに於いて、OFF抵抗90M Ω は低電圧電源でも十分に実現できる値である。

また、400pFのコンデンサ4fに対するN-Tr5fのOFF抵抗の好ましい値も同様に計算すると、10K Ω ×300=3M Ω となる。このOFF抵抗3M Ω はON抵抗 84Ω のMOSトランジスタに於いて、低電圧電源でも十分に実現できる値である。このように、直列に接続されるコンデンサに対応して最適なON抵抗、OFF抵抗を選択することにより、低電圧駆動であっても優れた性能を有する同調装置を実現することが出来る。

また、同調IC3に内蔵される複数のコンデンサ4a~4fは、前述した如く、SiO2等によって成る酸化膜を誘電体としたコンデンサであるので、空乏層を利用したコンデンサと比較してリーク電流が極めて低いので、損失の非常に少ない優れたコンデンサである。この結果、受信アンテナ2とによって成る同調回路のQを高くすることが出来、受信電波に対する選択度が高く安定性に優れた同調装置を実現することが出来る。

次に、同調IC3の内部に形成される複数のコンデンサの総静電容量の上限値 について説明する。同調IC3のチップサイズは実装効率を考慮すると極端に大 きくすることは出来ず、また、チップサイズの大きさは即コストアップにも繋がるので、出来るだけ小さい方が好ましい。これらのことから同調 IC3のチップサイズは、2016サイズのチップ部品と同等程度、すなわちその大きさは $2mm\times 1$. 6mm以下が好ましい。ここで、前述した如く、コンデンサは酸化膜を誘電体として形成され、この酸化膜の厚さを120 A程度とすると、そのチップサイズ内で形成され得る最大の総静電容量は9600 p F程度となる。よって、同調 IC3 の総静電容量は、9600 p F以下であることが好ましい。

尚、本発明に於ける当該コンデンサは、酸化膜に限定されるものではなく、窒 化膜その他誘電体材料で構成される膜で構成されるものであっても良い。

また更に、同調IC3は実装用のパッドや半導体スイッチ、カウンタ回路等の制御手段を含むので、これらの占有面積を差し引くとコンデンサとして使用できる面積は1.6mm×1.2mm程度であり、この面積から総静電容量を算出すると5760pF程度となる。よって、同調IC3の総静電容量は、5760pF以下であることが好ましい。また更に、同調IC3は実装のためのポッティング樹脂の広がりの大きさや、モールド材の厚み等を考慮すると、チップサイズは更に小さくする必要があり、この条件から内蔵するコンデンサの総静電容量を算出すると960pF程度となる。よって、同調IC3の総静電容量は、960pF以下であることが更に好ましい。

次に、受信アンテナ2のインダクタンスの下限値について説明する。本発明の第1の実施形態である同調回路1を電波修正時計の同調装置として用いた場合、電波修正時計が受信する標準電波の中で最も高い送信周波数を出力している送信局はドイツのDCF77局であり、その送信周波数は77.5KHzである。

また、前述した如く、同調IC3の総静電容量はチップサイズ等から考慮して最大で9600pF程度であることが好ましい。これらの二つの条件から受信アンテナ2のインダクタンスを算出すると、0.44mH程度となる。よって、受信アンテナ2のインダクタンスは、0.44mH以上であることが好ましい。

また更に前述した如く、同調IC3の総静電容量は、実装用パッドや制御手段の占有面積を考慮すると5760pF程度であり、この条件から受信アンテナの2のインダクタンスを算出すると、0.73mH程度となる。

よって、受信アンテナ2のインダクタンスは、0.73mH以上であることが好ましい。また更に前述した如く、同調IC3の総静電容量は、同調IC3の実装のためのポッティング樹脂の広がりの大きさ等を考慮すると960pF程度となり、この条件から受信アンテナ2のインダクタンスを算出すると、4.4mH程度となる。よって、受信アンテナ2のインダクタンスは、4.4mH以上であることが更に好ましい。

次に、受信アンテナ2のインダクタンスの上限値について説明する。

本発明の第1の実施形態である同調装置1を電波修正時計の同調装置として用いた場合、電波修正時計が受信する標準電波の中で最も低い送信周波数を出力している送信局は日本の福島局であり、その送信周波数は40KHzである。また、同調IC3に内蔵されるコンデンサを全て受信アンテナ2から切断したときの、同調IC3内部での寄生容量や浮遊容量の合計値は非常に小さく4pF位と想定される。これらの二つの条件から受信アンテナ2のインダクタンスを算出すると、4000mH程度となる。よって、受信アンテナ2のインダクタンスは、4000mH以下であることが好ましい。

また更に、受信アンテナ2の寄生容量も加味すると、同調IC3に内蔵されるコンデンサを全て受信アンテナ2から切断したときの総静電容量は、14pF程度である。この条件から受信アンテナ2のインダクタンスを算出すると、1100mH程度となる。よって、受信アンテナ2のインダクタンスは、1100mH以下であることが更に好ましい。

以上のように、本発明の第1の実施形態によれば、一つの半導体基板に半導体スイッチとリーク電流の極めて少ないコンデンサとを組み合わせにより、Q値が高く安定性に優れ、同調周波数の可変範囲が広い同調装置を実現することが出来る。また、半導体スイッチのON抵抗とOFF抵抗を、該半導体スイッチに接続されるコンデンサのインピーダンスに応じて好ましい値に選択するならば、同調回路の損失を更に減少させて高感度な同調装置を実現させることが出来る。また、半導体スイッチのON抵抗とOFF抵抗の選択により、トランジスタサイズを最小限に抑え留ことが出来るので、半導体基板としての同調ICの実装面積の削減、コストダウンが可能であり、更に、同調ICの浮遊容量や寄生容量を最小限に減

らすことが出来るので、同調回路の静電容量を微少容量から大容量まで可変出来る優れた同調装置を提供することが出来る。

また、同調回路の複数のコンデンサは、半導体基板内に形成されるので、外付け部品を大幅に削減でき、同調装置としての小型化や製造工程の簡略化が可能である。また、同調回路を形成する複数のコンデンサの切り替えは、半導体スイッチとしてのMOSトランジスタ等によって実現できるので、その切り替えのための電源は、他の回路と共通な単一電源で良く、他のマイナス電源等を必要としないため電源回路を簡略化でき、低消費電力化、小型化、コストダウン等に効果が大きい。

此処で、本発明に於いてアンテナ特性を評価する際に使用される当該アンテナの利得とQ値の測定方法の一具体例を図17乃至図20を参照しながら説明する。即ち、ヒューレッドパッカード社(HP)製のネットワークアナライザー(4195A)と同ヒューレッドパッカード社(HP)製の高周波プローブ(85024A)及びナショナル(松下電器)の送信アンテナ(テストループ 75Q,VQ-085F)とを、図17に示す様に接続してアンテナ評価回路を構成し、当該送信アンテナ(テストループ 75Q,VQ-085F)の近傍に被測定アンテナを接続する当該高周波プローブ(85024A)とサンプル支持部を配置し、当該サンプル支持部に所定の被測定アンテナをセットした後、当該送信アンテナ(テストループ 75Q,VQ-085F)より所定の電波を発信し、当該被測定アンテナの出力を当該高周波プローブ(85024A)で検出して当該ネットワークアナライザー(4195A)で所定のアンテナ評価をする様に構成したものである。

上記の評価装置においては、当該被測定アンテナ構造体2と当該送信アンテナ (テストループ 75Q, VQ-085F)との距離を図18に示す様に送信ループアンテナの下端から11Cm離れた位置に評価用の受信アンテナを設置して 測定すると同時に、図19に示す様に、当該被測定アンテナ構造体2と金属外装3とを接触させて測定した。

尚、本具体例で使用した当該金属外装として使用される金属材料としては、SUS, Ti, Ti合金、BS等の5mm厚の板材を用いた。

更に、上記具体例に於いて、当該送信アンテナ(テストループ 75Q, VQ -085F)から発信される電波の周波数は、40KHz用の共振アンテナを測定する方法を図 20 参照しながら説明する。

即ち、当該ネットワークアナライザー (4195A) から当該送信アンテナ (テストループ 75Q, VQ-085F) に一定の出力で周波数を20~60KH zの範囲でスイープさせ、被測定アンテナ2の出力を高周波プローブ (85024A) を介してモニターし図20に示す様な出力結果を得る。

ここで、アンテナの利得は、送信アンテナへの入力電圧振幅と被測定アンテナの出力電圧振幅の比で表し、図20中、最もアンテナ出力の高い周波数が共振周波数 (f0)となり、当該アンテナ出力が最も高い時点での上記比の値をアンテナ利得とした。

又、図 20 中、Aで示されるレベルは、当該最もアンテナ出力の高い点から約 3 d B $(1/\sqrt{2})$ 低いレベルで、その出力レベルを与える周波数を f 1、 f 2 とすると、Q値は、以下の様に計算されるものである。

Q値=共振周波数 f 0÷ (f 2-f 1)

従って、上記の測定結果より f 1, f 2を求め共振周波数 f $0 \div$ (f 2 - f 1) の式より Q値を算出した。

次に、図5に基づいて本発明の第2の実施形態である同調回路1の構成を説明する。図5は本発明の第2の実施形態である同調装置の回路図であり、図中、複数の半導体スイッチ5と、当該複数の半導体スイッチ5と各々直列に接続される複数の第1のコンデンサ4と当該複数の第1のコンデンサ4群による合計静電容量を所定の値に設定するために当該個々の半導体スイッチ5の開閉を制御するスイッチ制御手段6とが一つの半導体基板200上に形成されており、かつ当該複数の第1のコンデンサ4のそれぞれが、並列に接続されている当該半導体基板200外に設けられているアンテナ部2を構成するコイル部201と、更に当該半導体基板200上若しくは当該半導体基板200外に設けられており、当該第1のコンデンサ4群と並列に当該コイル部201に接続されている固定容量或いは可変容量を有する第2のコンデンサ7とで構成されている電波修正時計の受信部に使用される同調回路1が示されている。

即ち、本発明に於ける第2の具体例としての同調回路1は、上記した第1の具体例である同調回路1に、更に当該半導体基板200上若しくは当該半導体基板200外に、当該第1のコンデンサ群4と並列に当該コイル部201と接続されている固定容量或いは可変容量を有する少なくとも一つの第2のコンデンサ7が設けられているものである。

更に、本発明に於ける当該第2の具体例に於ける当該同調回路1に於いては、 当該第2のコンデンサ7は、当該第1のコンデンサ4が受ける制御とは異なる制 御を受ける様に構成されている事が好ましく、叉、当該第2のコンデンサ7の容 量は、当該第1のコンデンサ4のそれぞれが持つ容量とは異なるものである事が 望ましい。

特には、当該第2のコンデンサの静電容量は、当該第1のコンデンサの静電容量よりもかなり大きく設定されている事が望ましい。

叉、本発明に於ける当該第2の具体例に於ける当該第2のコンデンサ7の少なくとも一つは、適宜のスイッチ手段5 f を有しており、当該スイッチ手段5 f を 当該制御手段6により制御されるように構成されているものである。

本具体例に於いては、当該スイッチ手段5fは、第1の具体例と同様に当該半導体基板200上に設けられた半導体スイッチ5で有っても良く、或いは当該半導体基板200から離れた位置に形成されたもので有ってもよい。

更に、当該スイッチ手段 5 f は、当該制御手段 6 とは異なる制御手段により制御されるように構成されているもので有っても良い。

叉、当該第1のコンデンサ4と当該第2のコンデンサ7とは、互いに異なる制御システムで駆動される様に構成されていることが望ましい。

以下に、本発明に於ける当該第2の具体例に於ける同調回路1の構成を詳細に 説明するが、第1の実施形態と同一要素には同一番号を付し重複する説明は省略 する。

即ち、図5に於いて、1は本発明の第2の実施形態である同調回路である。7 は同調IC3の外部に配置される第2のコンデンサであり、該第2のコンデンサ 7の一方の端子は同調IC3から出力される同調信号P10に接続され、他方の 端子は同調IC3の内部にある半導体スイッチとしてのN-Tr5fのドレイン 端子Dに接続される。尚、当該第2のコンデンサ7は、チップタイプのセラミックコンデンサが好ましいが、当該第2のコンデンサ7としては、静電容量が固定化されているものであっても、静電容量は可変式のコンデンサで有っても良い。

叉、かかる第2のコンデンサ7は、当該半導体基板200上に形成されたものであっても良いことは言うまでもない。

そして、同調IC3の外部に配置される第2のコンデンサ7の静電容量を400pFとする。この場合、N-Tr5a~5fによって可変される静電容量の分解能及び最大値は、前述した第1の実施形態と等しいので同調装置としての性能は変わらないが、同調IC3の内部に形成される第1のコンデンサの総静電容量は387.5pFとなって半減するので、同調IC3のチップサイズを大幅に縮小出来、実装効率の向上やコストダウンを実現することが出来る。

また、同調IC3に内蔵される第1のコンデンサの数も静電容量の合計値も減らさずに、外部に配置される第2のコンデンサ7を追加する形で接続すれば、合計の静電容量を倍増させることが出来るので、同調周波数の可変範囲を更に広げることが可能となる。また、本発明の第2に具体例に於いては、同調IC3の外部に配置される第2のコンデンサの数量を1個としたが、これに限定されず、2個以上の複数であっても良い。更には、同調IC3の内部に形成される第1のコンデンサ4a~4eを全て削除し、全てのコンデンサを同調IC3の外部に配置しても良い。これによって、同調回路1の部品点数は増えるが、同調IC3のチップサイズは最小限に出来るので、同調IC3の大幅なコストダウンが可能となる。

此処で、本発明に於ける当該第2の具体例に於ける同調回路1のより詳細な具体例を図13及び図14を参照して説明する。

即ち、上記した図12で示された従来の同調回路からなる本同調システムでは 対応しきれない容量のアンテナを本同調システムの用いる場合、図13に示す具 体例のように市販品のコンデンサC7、C8、C9を当該半導体基板200から離れ た状態で接続し、同調を行うように構成されているものであって、接続する市販品のコンデンサの容量は $C7=1800\,\mathrm{p}\,\mathrm{F}$ 、 $C8=1500\,\mathrm{p}\,\mathrm{F}$, $C9=4\,2\,9\,0\,\mathrm{p}\,\mathrm{F}$ (3900 $\mathrm{p}\,\mathrm{F}+390\,\mathrm{p}\,\mathrm{F}$) を予め接続しておく。

当該同調システム内の容量はC1=20pF、C2=40pF、C3=80pF、C4=160pF、C5=320pF、C6=640pFとする。

かかる設定に於いて、時刻情報を含む標準電波の周波数が 77.5KHz である当該標準電波を受信する為に同調を行う場合、SW7,8 は OFF し、C1 が接続された状態で 77.5KHZ の信号を送り、アンテナの出力が最も高いスイッチの組み合わせが、同調設定値となる。

叉、 $60 \, \mathrm{KHz}$ の同調を行う場合、 $\mathrm{SW7}$ を ON 、 $\mathrm{SW8}$ は OFF し、 $\mathrm{C1,C2}$ が接続された状態で $\mathrm{60} \, \mathrm{KHZ}$ の信号を送り、アンテナの出力が最も高いスイッチの組み合わせが、同調設定値となる。

更に、40KHzの同調を行う場合、SW7,SW8,をONし、C1,C2,C3が接続された状態で40KHzの信号を送り、アンテナの出力が最も高いスイッチの組み合わせが、同調設定値となる。

以上のように本同調システムで3局の同調を行うと共振周波数は3回程度求めるだけで済み、コンデンサも半田付けも一度に3つ接続するだけでよいので調整、 実装工程が短くなる。

また、上記の内容は3局受信のことを説明しているが、これが3局以上更に2 局、1局でも同じことである。

また、図14に示すような更に別の具体例に於いては、当該アンテナ部2と波の同調回路1との間で当該半導体基板200から離れた位置に別の第2のコンデンサC10を追加して本同調システムで周波数調整を行い、1局又は2局以上の受信周波数に合わせることも当然可能である。

この場合、上記した様に、第2のコンデンサC8、C9、C10は、当該半導体基板200上に形成されてもよく、或いは当該半導体基板200外に形成されているものであっても良い。

本発明に於ける当該同調回路1は、上記した様に、アンテナ特性が優れている ので、当該アンテナ部2も含めて、金属材料によって構成された金属外装部の内 部で使用される事が可能である。

次に、本発明の同調装置を組み込んだ本発明の電波修正時計 40 について説明 する。

図6は同調回路1を含む同調装置を組み込んだ本発明の第3の実施形態としての電波修正時計40と、標準電波を送信する送信局45との関係を示した説明図である。図6に於いて、40はアナログ表示方式の電波修正時計である。41は金属材料によって成る金属外装であり、42は表示手段としての表示部であり、秒針42a、分針42b、時針42C、及び日付を表示する日付表示部42dによって構成される。2は超小型の受信アンテナであり、好ましくは金属外装41の内部の12時方向に配置される。43は時刻や日付を修正するリューズである。44は使用者(図示せず)の腕に装着するためのバンドである。

45は標準電波を送信する送信局である。46は標準電波を放射する送信アンテナであり、47は標準時を高精度で計時する原子時計である。48は送信アンテナ46から送信される時刻情報としての標準時を搬送する標準電波である。標準電波48は通常数十KHzの長波によってなり、半径1000Km程度の範囲で受信することが出来る。尚、標準電波48の送信周波数や時刻情報フォーマットは、各国又は各地域の送信局でそれぞれ個別に設定されている。

ここで、電波修正時計40で標準電波48を受信するには、前述した如く、受信アンテナ2が金属外装41の内部の12時方向に配置されているので、好ましくは電波修正時計40の12時方向を送信局45がある方向に向け、受信開始ボタン(図示せず)を操作する。電波修正時計40は標準電波48を受信すると、標準電波48の時刻情報フォーマットに対応する解読アルゴリズムを用いて解読し、秒分時や日付等の時刻情報と必要に応じて閏年やサマータイムの有無データ等を取得し、取得した時刻情報を計時して表示部42によって時刻情報や日付を表示する。尚、標準電波48の受信は深夜などのノイズが少なく受信環境の良い時刻に定期的に実行させることが好ましい。

次に図7に基づいて本発明の第3の実施形態である電波修正時計40の回路ブロック構成を説明する。図7に於いて、1は本発明の第1の実施形態である同調回路である。50は電波修正時計40を制御する制御手段としての制御部である。

51は制御部50に含まれる受信ICであり、増幅回路(図示せず)、フィルタ回路(図示せず)、デコード回路(図示せず)等を内蔵している。52は制御部50に含まれるマイクロコンピュータ(以下マイコンと略記)であり、電波修正時計40全体を制御する。

53は制御部50に含まれる同調記憶手段としての記憶回路であり同調制御情報を記憶する。54は制御部50に含まれる基準信号源であり水晶発振器(図示せず)を内蔵して電波修正時計の基準信号を出力する。42は前述のアナログ表示方式の表示手段としての表示部であり、図示しないが駆動モータや輪列等を内蔵する。55は電源部であり、同調装置1、表示部42、制御部50等に必要な電源を供給する。

次に、各ブロックの接続関係を説明する。同調回路1の内部は既に第1の実施 形態として説明しているので省略する。制御部50の受信IC51は、同調回路 1の同調IC3からの出力である同調信号P10を入力し、デジタル信号に変換 された復調信号P11を出力する。記憶回路53は同調制御情報としての同調デ ータP12を出力し、基準信号源54は32,768Hzの基準信号P13を出 力する。制御部50のマイコン52は、復調信号P11、同調データP12、基 準信号P13を入力して、クロック信号P8、イネーブル信号P9、時刻情報と しての時刻データP14を出力する。表示部42はマイコン52からの時刻情報 としての時刻データP14を入力して時刻表示を行う。

次に、図7に基づいて、電波修正時計40の動作を説明する。図7に於いて、電源部55が電源ライン(図示せず)を介して各回路ブロックに電力を供給すると、マイコン52は初期化処理を実行して各回路ブロックを初期化する。この結果、マイコン52の内部の時刻情報は初期化されてAM00:00:00となり、この初期化された時刻情報に基づいて時刻データP14を出力する。表示部42の秒針42a、分針42b、時針42Cは、時刻データP14を入力して基準位置であるAM00:00:00に移動する。また、日付表示部42dも基準位置に移動する。

次に、基準信号源54は基準信号P13の出力を開始する。マイコン52は基準信号P13を入力して内部で分周し、該基準信号P13に基づいて時刻情報の

計時を開始し、該時刻情報に基づいて時刻データP14を出力して表示部42に 伝達する。表示部42は時刻データP14を入力して時、分、秒、及び日付等の 表示を順次行う。また、マイコン52は、外部からの操作や一定時間毎のタイマ 一等によって時刻修正モードに移行し、標準電波を受信するために受信動作を開 始する。

以降、時刻修正モードの動作を説明する。電波修正時計40が時刻修正モードになるとマイコン52は、イネーブル信号P9を同調回路1の同調IC3と制御部50の受信IC51に対して出力する。同調IC3はイネーブル信号P9によってリセット状態が解除され、クロック信号P8の入力を受け付けるスタンバイ状態となる。受信IC51はイネーブル信号P9によって増幅回路(図示せず)、フィルタ回路(図示せず)、デコーダ回路(図示せず)に電源を供給しスタンバイとなる。次に、マイコン52は記憶回路53にアクセスして同調制御情報としての同調データP12を取得し、該同調データP12に基づいて同調回路1の同調周波数を調整するために、クロック信号P8を出力する。

次に、同調回路1の同調IC3は、クロック信号P8を入力して、前述した如く、クロック信号P8のパルス数に応じて同調IC3に内蔵されるコンデンサ4 a~4fを切り替え、受信アンテナ2とによる同調周波数を可変して目的の標準電波を選択し受信する。次に、目的の標準電波が受信されると同調IC3は同調信号P10を出力し、受信IC51に入力する。受信IC51は同調信号P10を入力して増幅し、フィルタ回路によってノイズ成分等を除去し、更にデコード回路によってデジタル信号に変換し、復調信号P11を出力する。

次に、復調信号P11を入力したマイコン52は、内部に記憶している解読アルゴリズムを用いて復調信号P11を解読し、時分秒日付等の標準時情報を得てマイコン52の内部に記憶している時刻情報を修正し、正しい標準時を記憶する。次に表示部42は標準時に修正された時刻データP14を入力し、表示時刻を正しく修正する。尚、記憶回路53は、フラッシュメモリ等による不揮発性メモリが書き換えも可能で使い易いが、コストの安いヒューズROM、又は、マイコン52等を実装するプリント基板(図示せず)の導電パターンを加工するパターンカット手段であっても良い。

以上のように、制御部50のマイコン52は、記憶回路53の同調制御情報に基づいて同調回路1を制御し、該同調回路1の同調回路を調整してその同調周波数を、目的とする標準電波の送信周波数に高精度に合わせ込むことが出来るので、 高感度で安定性の高い標準電波の受信を実現出来、信頼性の高い電波修正時計を 提供することが出来る。

次に、電波修正時計40を金属外装41に組み込んだ場合の同調回路1の構成について説明する。本発明の電波修正時計40は、図6で前述した如く金属外装41に覆われ、同調回路1、表示部42、制御部50等は機械的に保護されている。ここで、外装の材質としては電波を通しやすいプラスチック材料を用いた方が、アンテナ利得を高くでき標準電波を受信し易い。しかし、プラスチック材料は硬度が低いために外装に傷が付き易く、また、防水性にも問題があり、更には、高級感を持たせることが難しいという欠点もある。これらの欠点を解消するために金属外装を使用することが好ましいが、金属外装は電波を通しにくいためにアンテナ利得が低下するという大きな問題がある。

この金属外装41を用いることによって生じるアンテナ利得の低下を解決する手段として、受信アンテナ2の導線の巻き数を増やすことが効果的である。この理由は電磁誘導の原理に基づくものであり、コイルに誘起される起電力はコイルの巻き数に比例して増加することが知られている。すなわち、金属外装を使用することによって、外装内部に配置されている受信アンテナ2への標準電波による磁界はかなり減衰してしまうが、受信アンテナ2の導線の巻き数を増やすことによって、受信アンテナ2に誘起される起電力を増やすことが出来るので、磁界の減衰を補いアンテナ利得の低下を防ぐことが出来る。

ここで、本出願人は金属外装41によるアンテナ利得の低下を防ぐために、受信アンテナ2の導線の巻き数をどの程度増やせば良いかを様々な条件の基に検証したところ、受信アンテナ2のインダクタンスが20mH以上であれば、アンテナ利得の低下を補うことが出来るというデータを得た。このため、電波修正時計に金属外装を用いる場合の受信アンテナ2のインダクタンスは、20mH以上であることが好ましい。しかし、受信アンテナ2のインダクタンスを増加させると、該受信アンテナ2と対になって同調回路を形成するコンデンサ(例えば、図1の

コンデンサ4 a ~ 4 f) の合計静電容量とその静電容量の最小分解能をかなり小さくする必要が生じる。

例えば、同調回路1に於いて、受信アンテナ2のインダクタンスを20mHとし、同調回路の同調周波数を標準電波で最も高い送信周波数である77.5KH zとしたとき、コンデンサ4a~4fの合計静電容量は200pF前後となり、また、最小分解能は1pF位が必要となる。このように微少な静電容量を切り替えるには、浮遊容量や寄生容量を出来る限り無くす必要があるが、本発明の同調装置は前述した如く、同調IC3の内部の浮遊容量や寄生容量を最小限に減らすことが出来るので、受信アンテナ2のインダクタンスが20mH、またはそれ以上であっても、十分に対応できる同調回路を形成することが可能である。

以上のように、本発明の第3の実施形態の電波修正時計は、外装に傷が付きにくく、防水性にも優れ、且つ、高級感を持たせることの出来る金属外装41を用いることが出来るので、電波修正時計40の製品としての品質を高める上でその効果は大きい。尚、本発明の電波修正時計40は、同調回路1を制御して同調周波数を可変し、目的の標準電波に対して最適な同調周波数の調整を実現させているが、この調整手段だけでなく、送信周波数の異なる複数の標準電波を任意に選択する標準電波選択手段として応用することも可能である。

具体的には、日本国内に於いて標準電波を送信する送信局は二つあり、一つは福島局であって送信周波数は40KHzであり、他の一つは九州の佐賀局であって送信周波数は60KHzである。よって、電波修正時計を日本国内で使用する場合、上記二つの送信局からの標準電波を任意に受信できることが望ましい。この送信周波数の異なる複数の標準電波を受信する手段として、マイコン52からのクロック信号P8のパルス数を可変し、同調IC3に内蔵されるN-Tr5a~5fを開閉してコンデンサ4a~4fを切り替え、同調IC3の同調周波数を、目的とする標準電波の送信周波数に合わせて受信することが出来る。これにより、複数の標準電波を任意に選択して受信するマルチチャンネル対応の電波修正時計を容易に実現することが可能である。

次に、本発明にかかる電波修正時計を異なる国或いは地域に移動させて、当該 国或いは地域に於いて、複数の相互に異なる時刻情報を含んだ標準電波の中から 任意に適切な標準電波を発信する受信局を選択して当該国或いは地域に於ける正確な時刻情報に当該電波修正時計の時刻情報を修正する方法の一例を説明する。

図21は、本発明に於ける当該電波修正時計の時刻情報を修正する方法の一例を実行する電波修正時計の回路ブロック図である。

図21に於いて、図7に示す本発明に係る電波修正時計の具体例での構成と同一の部分については同一の符号を付し、詳細な説明は省略する。

即ち、図21に於いて、1は受信アンテナ2と同調IC回路3とを含む受信手段としての同調回路1であり、標準電波を受信する受信アンテナ2と、該受信アンテナ2と同調して標準電波を選択的に受信するためのコンデンサによって成る同調IC回路3とで構成されており、一方、制御部50に含まれる受信IC51は、適宜の増幅回路、フィルタ回路、及び検波回路等によって構成される。

受信回路51は、受信アンテナ2と同調IC3によって受信された微弱な標準 電波を入力して増幅及び検波を行い、デジタル化された復調信号P11を出力す る。

一方、52 a はデコード手段としてのデコーダ回路であり、復調信号P11を入力して内部の記憶手段53に記憶している解読アルゴリズムによって復調信号P11の時刻,情報フォーマットを解読し、秒、分、時、日等の時刻情報としての標準時データP52と、受信成功不成功フラグや受信処理期間フラグを有する受信情報としての受信情報信号P53を出力する。

また該デコーダ回路 5 2 a は、復調信号 P 1 1 に混入するノイズ成分等をデジタル処理し、受信した標準電波の受信レベルを数値化して受信レベル情報としての受信レベル信号 P 5 4 を出力する。5 2 b は演算手段としての演算回路であり、受信情報信号 P 5 3 と受信レベル信号 P 5 4 を入力し、受信した標準電波の送信局のコード化、受信成功不成功のコード化、受信処理時間の計時、及び受信レベル情報のコード化等の演算処理を行い、受信情報データ P 5 5 として出力する。

53は記憶手段としてのメモリ回路であり、前記受信情報データP55を入力して受信した各送信局の受信状況をコード化ヤた受信履歴情報として記憶する。

5 2 c は受信順位決定手段としての受信順位決定回路であり、メモリ回路 5 3

に記憶された受信履歴情報を受信情報データP55を介して入力し、受信する送信局の受信順位を決定して受信順位データP56を出力する。52d は制御手段としての制御回路であり、標準時データP52を入力して時刻設定データP57を出力する。

また、制御回路52d は受信情報データP55と受信順位データP56を入力し、優先する送信局を選択する選択信号P58を出力する。また、制御回路52d は受信情報信号P53を入力し、受信成功不成功フラグによって受信動作の成功不成功を判定する。また、制御回路52d は受信」情報データP55、受信順位データP56によって、前回受信された送信局、あるいは、受信順位決定手段が決定した受信順位に基づいてこれから受信される優先の送信局、あるいは、現在受信中の送信局を表す送信局表示信号P59を出力する。

同調回路1の同調IC3と受信IC回路51及びデコーダ回路52aは制御回路52dからの選択信号P58を入力する。同調IC3は選択信号P58によって内部のコンデンサ(図示せず)を切り替え、受信アンテナ2との同調周波数を変化させて受信する標準電波を選択する。また、受信IC回路51は選択信号P58によって内部のフィルタ回路(図示せず)、検波回路(図示せず)等の回路定数を切り替え、受信アンテナ2と同調IC3によって選択的に受信される微弱な標準電波を増幅検波する.

また、デコーダ回路52 a は選択信号P58によって前述した内部の解読アルゴリズムを切り替え、受信する標準電波の時刻情報フォーマットを解読する。54は内部に水晶発振器(図示せず)を備える基準信号源であり、基準信号「P13を出力する。52 e は計時手段としての計時回路であり、時刻設定データP57を入力して標準電波より得た正確な時刻情報を設定し、且つ、基準信号P13によって時刻を計時し、時刻表示信号P61を出力する。

表示部42は前述した如く秒針、分針、時針、日付表示部等によって構成され、 図示しないがモータと輪列等の機械伝達機構を有し、時刻表示信号P61を入力 して時刻情報を表示する。また、表示部42は必要に応じて送信局表示信号P5 9を入力し、前回受信された送信局、あるいは受信順位決定回路52cが決定し た受信順位に基づいてこれから受信される優先の送信局、あるいは、現在受信中 の送信局の何れかを秒針、分針等で表示する。尚、送信局の表示には、 秒針や分 針の代わりに小型の液晶パネル等を用いてデジタル的に表示しても良い。

55は電源であり一次電池又は二次電池等によって成り、図示しないが電源ラインを介して各回路ブロックに電源を供給する。尚、破線で大きく囲んだデコーダ回路52a、演算回路52b、 受信順位決定回路52c、制御回路52d、計時回路52e を制御部50としてワンチップで成るマイクロコンピュータによって構成し、各機能をファームウエアによって実現させることも可能であるので、本発明は図21で示した実施形態の構成に限定されるものではない。

また、メモリ回路53は制御部50の内部に形成した例を示して有るが、制御部50の外部に構成したもので有っても良い。また、標準電波の受信レベル情報を表す受信レベル信号P54は、デコーダ回路21コによりデジタル処理で生成したが、この方法に限定されるものではなく、例えば、受信IC回路51によって受信した標準電波の電界強度等に基づいてアナログ処理で生成しても良い。

次に図21に基づいて、本発明の実施形態である電波修正時計1の基本動作を 説明する。

電源55が電源ライン(図示せず)を介して各回路ブロックに電力を供給すると、制御回路52dは初期化処理を実行して各回路ブロックを初期化する。

次に計時回路 5 2 e は基準信号源 5 4 からの基準信号 P 1 3 によって計時を開始し、表示部 4 2 は計時回路 5 2 e からの時刻表示信号 P 6 1 によって運針を開始する。 次に制御回路 5 2 d は選択信号 P 5 8 を順次出力し、同調回路 1 は選択信号 P 5 8 を入力して受信する同調周波数を切り替え、デコーダ回路 5 2 a も選択信号 P 5 8 を入力して解読アルゴリズムを切り替え、受信可能な送信局の標準電波を検索する。尚、初期化直後の標準電波の受信切り替えは、使用者によって手動での切り替えでも良い。

次に標準電波の探索の結果、同調回路1は受信可能な標準電波を見つけると復調信号P11を出力し、デコーダ回路52aは選択された解読アルゴリズムに従

ってこの復調信号P11を解読し、復調信号P11の全ての解読に成功すると標準時データP52と受信情報信号P53と受信レベル信号P54を出力する。 ここで標準電波を復調した復調信号P11は1分間の期間内に全ての時刻情報を含んでいるので、時刻情報の解読時間は1分間が必要である。

また、デコーダ回路 5 2 a の解読アルゴリズムは、解読精度を高めるために復調信号 P 1 1 を 2 回連続して解読に成功した場合を受信完了とすることが望ましいので、受信完了に要する受信処理時間は最小で 2 分間必要となる。また、デコーダ回路 5 2 a は、標準電波へのノイズ成分の混入や電界強度の低下等によって、解読が完了出来ずに解読エラーとなる場合があり、この場合は 1 分間毎の解読動作を何度も繰り返して受信完了を試みる。

このため、デコーダ回路 5 2 a の解読アルゴリズムは、受信完了に要する受信処理時間に制限を設け、解読動作が何度も繰り返されて受信処理時間が制限を越えた場合は受信不成功としてその標準電波の受信動作を終了させる。この結果、復調信号 P 1 1 を解読するための受信処理時間の長さは、受信する標準電波のノイズ成分の有無や電界強度変動等を把握することが出来る重要な要素となり得る。次に受信が完了してデコーダ回路 5 2 a から標準時データ P 5 2 が出力されると、制御回路 5 2 d は標準時データ P 5 2 を入力して必要とする時刻情報を取得し、秒データ、分データ、時データ、日データ等によって成る時刻設定データ P 5 7 を出力する。計時回路 5 2 e は時刻設定データ P 5 7 を入力して時刻情報として設定し、この時刻情報を基準として計時を継続する。演算回路 5 2 b はデコーダ回路 5 2 a からの受信情報信号 P 5 3 と受信レベル信号 P 5 4 を入力し、前述した受信処理時間等を算出して受信情報データ P 5 5 を出力し、メモリ回路 5

ここで図22は、受信情報データP55によってメモリ回路53に記憶される 受信した送信局の受信履歴情報の一例を示している。すなわち、メモリ回路53 にはN個の受信した送信局の受信履歴情報を記憶することが出来、その受信履歴 情報は図示する如く受信した送信局名、復調信号P11の解読に要した受信処理 時間、標準電波の受信レベル等によって成る。

3は受信情報データ P 5 5 を入力して受信した送信局の受信履歴情報として記憶

する。

また、最初に受信した送信局の受信情報はアドレス1に記憶されるが、次に受信した送信局の受信情報が記憶される場合は、前回受信した送信局の受信情報が記憶されているアドレスは一つ加算されてアドレス2に移り、新しく受信した送信局の受信情報が常にアドレス1に記憶される。尚、受信した送信局の局数がN個をオーバーした場合は、N+1個目の受信情報は削除されて良く、また、Nはメモリ回路22の記憶容量に応じて任意な値を選んで良い。

尚、図22に於いて受信を実施した送信局数は一例として延べ12個であり、その送信局はJJY福島局(日本)、JJY九州局(日本)、DCF77(ドイツ)、WWVB(アメリカ合衆国)の4カ所である。また、最も古い受信した送信局の受信情報はアドレス12に記憶されており、最も新しい受信した送信局の受信情報は前述した如くアドレス1に記憶されている。尚、アドレス4は受信が不成功に終わった場合の一例を示し、アドレス4の受信した送信局の欄には受信エラーコードが記憶され、受信処理時間と受信レベルは空欄として良い。尚、メモリ回路53に記憶される受信履歴情報は、実際にはコード化されたデータである。

本発明に於ける当該同調回路1に於いては、当該受信回路に接続されている増幅回路に使用される抵抗部の抵抗値と当該同調装置に設けられている同調コンデンサによるインピーダンスとの関係も上記した半導体スイッチのON抵抗或いはOFF抵抗と同調コンデンサによるインピーダンスとの関係と同じ様に重要な要因である事が判明したものであり、具体的には、当該受信回路に接続されている増幅回路に使用される抵抗部の抵抗値が当該同調装置に設けられている同調コンデンサによるインピーダンスよりも大きくなるように設定される事が望ましい。

即ち、本具体例に於いては、当該受信回路に接続されている増幅回路に使用される抵抗部の抵抗値が、当該増幅回路に使用される抵抗部と直列に接続しているコンデンサによるインピーダンスよりも大きくなるように設定されている事が望ましい。

より具体的には、当該増幅回路に使用される抵抗部の抵抗値が当該同調装置に 設けられている同調コンデンサによるインピーダンスに対して少なくとも10倍 のインピーダンスに設定されている事が好ましい。

以下に、本発明に於ける同調回路1と電波修正時計40の受信IC51の内部

にある増幅回路80の関係について、図8に基づいて説明する。

図8(a)は同調回路1と受信IC51の増幅回路80の概略回路図であり、図8(b)はその等価回路であり、図8(C)は同調回路1と受信IC51の他の増幅回路90の概略回路図である。

図8(a)に於いて、70は本発明の同調回路1の一部回路の概略を示す同調回路であり、71は受信アンテナであり、72は受信アンテナ71に接続されるコンデンサであり、73はコンデンサ72を開閉する半導体スイッチのON抵抗又はOFF抵抗を表す抵抗である。

80は本発明の電波修正時計の受信IC51の内部にある初段の増幅回路であり、81はPチャンネルMOSトランジスタ(以降PーTrと略記)であり、82はNーTrであり、該PーTr81とNーTr82によって、CーMOS構造の増幅回路を形成している。83は定電圧源84を受けてPーTr81のゲート端子Gにバイアス電圧を供給するバイアス抵抗であり、85はNーTr82のゲート端子Gとドレイン端子Dを結ぶフィードバック抵抗である。86と87は同調回路70からの同調信号P10を入力するカップリングコンデンサである。

次に、図8(a)に基づいて同調回路70と初段の増幅回路80の動作概略を説明する。図8(a)に於いて、標準電波(図示せず)が受信アンテナ71に到来すると、受信アンテナ71とコンデンサ72との共振現象により標準電波が選択されて起電力が発生し、同調信号P10が出力される。増幅回路80は同調信号P10を入力し、カップリングコンデンサ86、87を介してP-Tr81とN-Tr82のゲート端子Gに供給され、増幅して出力信号P15を出力する。

ここで、増幅回路80の入力側から見た等価回路を図8(b)に示す。図8(b)に於いて、80aは増幅回路80の等価回路であり、該等価回路80aはカップリングコンデンサ86とバイアス抵抗83が直列接続し、また、カップリングコンデンサ87とフィードバック抵抗85が直列接続した二つの直列回路が並列に接続された回路である。これにより、等価回路80aは同調信号P10によって同調回路70と接続されているので、等価回路80aの回路定数によっては、同調回路70のコンデンサ72と、カップリンクコンデンサ86、87が並列接続されることになり、この結果、同調回路70の同調周波数にずれが生じ、標準電

波の周波数を正しく受信できない問題が発生する。

この問題を解決するために、本発明の第1の実施形態で前述した如く、半導体スイッチのOFF抵抗と該半導体スイッチに直列に接続されるコンデンサのインピーダンスとの比率を考慮する考え方を適応すると良い。すなわち、同調回路70に対してカップリングコンデンサ86、87の影響を無くすために、カップリンクコンデンサ86、87のインピーダンスよりバイアス抵抗83とフィードバック抵抗85を高い抵抗値に設定すれば、カップリングコンデンサ86、87は、同調回路70に対して切断されたことに等価となり、この結果、同調回路70に対して影響を無くすことが出来る。

特に、前述した如く、電波修正時計の外装を金属外装とする場合は、受信アンテナ71のインダクタンスを大きくする必要があるので、同調回路70のコンデンサ72は静電容量が小さくなるために浮遊容量や寄生容量の影響を受け易い。このため、金属外装を用いた電波修正時計では、バイアス抵抗83とフィードバック抵抗85と、カップリングコンデンサ86、87とのインピーダンスの比率は出来るだけ大きくすることが好ましい。

また、電波修正時計に金属外装を用いる場合は、前述した如くに、受信アンテナ71の導線の巻き数を増やす必要があるので、インダクタンスが増加するだけでなく、受信アンテナ71の直流抵抗分も18Ω程度乃至38Ω程度まで増加し、更には、コンデンサ72の容量も小さいために、同調回路70の出力インピーダンスはかなり上昇する。よって、効率よく同調信号P10を増幅するには、増幅回路80の入力インピーダンスを高くすることが必要である。

ここで、増幅回路80はMOS型トランジスタであるP-Tr81とN-Tr82によって構成されているので、入力インピーダンスは高く増幅回路としては適しているが、実際には増幅回路80の入力インピーダンスはバイアス抵抗83とフィードバック抵抗85が決定する。このため、電波修正時計に金属外装を用いる場合は、バイアス抵抗83とフィードバック抵抗85の抵抗値を出来るだけ大きくすることが好ましい。

次に、図8(C)に基づいて、受信IC51に内蔵する増幅回路の別の実施形態を示す。図8(C)に於いて、90は本発明の電波修正時計の受信IC51の

内部にある初段の増幅回路であり、91はP-Trであり、92はN-Trであり、93は、P-Tr91とN-Tr92のゲート端子Gとドレイン端子Dを接続するフィードバック抵抗である。同調回路70は図8(a)と同様であるので説明は省略する。ここで増幅回路90は、増幅回路80にあったカップリングコンデンサ86、87が無く、同調信号P10を直接P-Tr91とN-Tr92のゲート端子Gに入力し増幅している。

図8 (C) に於いて、増幅回路90の入力インピーダンスは、フィードバック抵抗93に依存し、等価的には同調回路70に対して、フィードバック抵抗93が並列に接続されることになる。よって、フィードバック抵抗93の抵抗値が小さいと、同調回路70の損失を増やすことになってQが低下し、アンテナ利得を下げると共に選択度も低下して好ましくない。このため、フィードバック抵抗93は、同調回路70のコンデンサ72のインピーダンスに対して、約10倍以上大きいことが好ましい。以上のように、同調回路70に接続される受信ICの回路構成と回路定数を考慮することにより、同調装置のアンテナ利得やQを改善することが出来、より高性能な同調装置とそれを用いた電波修正時計を提供できる。

本発明者等は、上記した増幅回路に用いる抵抗値 (フィードバック抵抗など) とアンテナに用いている同調コンデンサのインピーダンスとの関係について追加 の実験を行ったので以下にその説明を行う。

今回の実験に使用した実験回路は図 2 3 に示すような回路であり、アンテナは L 値が 102mH、同調コンデンサは 66pF とし、共振周波数を 61KHz になるようにした時に増幅回路抵抗を $200K\Omega \sim 33M\Omega$ まで可変した時に増幅回路抵抗がない場合(OPEN 時)の利得からの滅衰率とコンデンサとのインピーダンス比を図 2 4 のグラフに示している。

図24から判る様に、抵抗/コンデンサインピーダンス比が小さくなるほどアンテナの減衰率は激しい。

特に抵抗/コンデンサインピーダンス比が 8.36 以下では最も傾斜が激しいため、 抵抗/コンデンサインピーダンス比が 8.36 (約 10) 以上であることが望ましい。 叉、好ましくは更に傾斜が緩やか抵抗/コンデンサインピーダンス比が 25.34(約 25) 以上であることが好ましい。 更に好ましくは更に傾斜が緩やかな抵抗/コンデンサインピーダンス比が 172 (約 170) 以上であることが望ましい。

また、本発明の第3の実施形態に於いて、同調装置は本発明の第1の実施形態である同調回路1を電波修正時計40に組み込んで実施形態としたが、これに限定されず、本発明の第2の実施形態である同調装置30を組み込んで電波修正時計を構成しても良い。また、第3の実施形態に於いて、表示部3はアナログ表示方式を採用したが、これに限定されず、表示部3にLCD等によって成るデジタル表示を用いたデジタル表示方式であっても良く、更には、アナログとデジタルの複合表示方式の電波修正時計であっても良い。

次に、図9に基づいて本発明の第4の実施形態である電波修正時計の回路ブロック構成と動作を説明する。尚、本発明の第3の実施形態と同一要素には同一番号を付し重複する説明は省略する。図9に於いて、100は同調制御情報を記憶する記憶回路53を内蔵する同調装置である。マイコン52は同調回路100に内蔵される記憶回路53に、アドレス信号P16を出力する。記憶回路53はアドレス信号P16を入力し、該アドレス信号P16に基づいて内部に記憶している同調制御情報を読み出し、同調データP12を出力する。

同調回路100の同調IC101は内部に変換回路(図示せず)を有し、該変換回路は同調データP12を入力してデータに応じてパルスを出力するクロック信号を発生し、同調IC101に内蔵される複数のコンデンサを切り替えて同調周波数を調整し、標準電波を受信する。その他の電波修正時計としての動作は第3の実施形態と同様であるので省略する。尚、図9に於いて、記憶回路53は同調IC101の外部に配置したが、これに限定されず、記憶回路53を同調IC101に内蔵し、同調IC101をワンチップによって構成しても良い。

また、記憶回路53は、フラッシュメモリ等による不揮発性メモリが書き換えも可能で使い易いが、コストの安いヒューズROM、又は、同調IC101を実装するプリント基板(図示せず)の導電パターンを加工するパターンカット手段であっても良い。また、本発明の第4の実施形態は、第3の実施形態と同様に、標準電波に対して最適な同調周波数の調整を実現させるだけでなく、送信周波数の異なる複数の標準電波を選択する標準電波選択手段として応用することも可能

である。

以上のように、本発明の第4の実施形態によれば、同調制御情報を記憶している記憶回路53を同調回路100に内蔵させているので、電波修正時計を制御する制御部50と標準電波を受信する同調回路100の機能を明確に分離でき、同調回路の調整工程の簡略化やコストダウンの実現が可能となる。すなわち、受信アンテナ2のインダクタンスは製造ばらつきによって個体差があり、また、同調IC101に内蔵する複数のコンデンサも、ICの製造ばらつきによって個体差を有する。

このため、同一の標準電波を受信する同調装置であっても、最適な同調を得るには、個々の同調装置毎にコンデンサを切り替えるための同調制御情報が異なる。よって、同調回路100の製造工程に於いて、同調回路100年に異なる同調制御情報を記憶する記憶回路53を同調回路100に内蔵していれば、同調回路100の調整工程が簡略化でき、調整工数も短縮し、更には同調回路100と制御部50を個別に管理できるので工程管理も容易となる。尚、本発明の同調装置は、電波修正時計に限定されるものではなく、電波を送受信する各種の電子機器に幅広く応用することが可能である。

次に、本発明の同調装置とそれを用いた電波修正時計のアンテナ同調調整方法について説明する。従来、電波修正時計のアンテナ同調の調整は、同調用のコンデンサを何種類も用意し、コンデンサを同調回路に仮実装した後、同調周波数を測定し、同調周波数がずれていた場合は、実装したコンデンサを取り除いて別の容量が異なるコンデンサを再実装して同調周波数を測定するという、時間と労力のかかる調整方法を採用していた。しかし、本発明の同調装置とそれを用いた電波修正時計では、アンテナ同調の調整を短時間で且つ、自動的に実施することが出来るので、以下説明する

即ち、本発明に於ける当該電波修正時計は、当該電波修正時計外に設けた外部 操作手段により同調周波数を変更する事が出来るテストモードを有している事を 特徴とするものである。

図10は、電波修正時計のアンテナ同調調整方法を示す原理図であり、図10 (a) は、接触方式のアンテナ同調調整方法を示す原理図であり、図10(b) は、非接触方式のアンテナ同調調整方法を示す原理図である。図10(a)に於いて、40aは本発明の第3、第4の実施形態と同様な電波修正時計であり、前述した如く、同調回路1、制御部50を有し、同調回路1は受信アンテナ2、同調IC3を有している。

また、電波修正時計40 a は、外部からの制御情報伝達手段としてインターフェース回路(以降 I / F 回路と略記)110を備えている。111は電波修正時計40 a のアンテナ同調を自動的に調整する自動調整装置であり、図示しないが、内部に交流信号源、交流電圧計、マイコン等による制御部を有している。112は励磁用空芯コイルであり、自動調整装置111から出力される交流信号P20 a、P20 b によって駆動され、交流磁界113を出力する。P21は自動調整装置111から出力される制御信号であり、I / F 回路110を介して制御部50に入力される。

次に、図10(a)に基づいてアンテナ同調の調整方法について説明する。電波修正時計40aのアンテナ同調を調整するために、まず、励磁用空芯コイル112を電波修正時計40aの受信アンテナ2に近接して配置する。自動調整装置111は、交流信号P20a、P20bを出力して励磁用空芯コイル112を駆動する。ここで例えば、電波修正時計40aを40KHzの標準電波に同調させたい場合は、40KHzの交流信号P20a、P20bを出力し、また、60KHzの標準電波に同調させたい場合は、60KHzの交流信号P20a、P20bを出力する。

次に自動調整装置111は、制御信号P21を出力してI/F回路110を介して制御部50を動作させ、制御部50は制御信号P21に応じて同調IC3へクロック信号P8を順次出力する。同調IC3はクロック信号P8を入力し、該クロック信号P8のパルス数に応じて内蔵するコンデンサを順次切り替え、同調周波数を可変する。ここで、受信アンテナ2は、励磁用空芯コイル112からの交流磁界113を受けて電磁誘導によって起電力を誘起し、アンテナ信号P6、P7を出力する。同調IC3は、アンテナ信号P6、P7を入力して同調信号P10を出力する。このとき、交流信号P20a、P20bの周波数と受信アンテナ2と同調IC3に内蔵されるコンデンサとによる同調周波数が一致したときに、

同調信号P10の信号レベルは増加しピークとなる。

自動調整装置111は、同調信号P10を入力して内部で増幅し、該増幅された同調信号P10を交流電圧計によって測定し、受信アンテナ2のアンテナ出力として内部に記憶する。図11は、自動調整装置111がクロック信号P8のパルス数に応じて変化するアンテナ出力を測定しプロットしたアンテナ出力特性図である。図11に於いて、クロック信号P8のパルス数が少ない領域ではアンテナ出力(すなわち同調信号P10の信号レベル)は小さいが、パルス数の増加に伴ってアンテナ出力は増加し、パルス数が28個付近でアンテナ出力は最大となり、それ以降は、パルス数の増加に伴って再びアンテナ出力は減少している。

すなわち、図11のアンテナ出力特性から、パルス数28個付近での同調周波数が、交流信号P20a、P20bの周波数に対して一致し同調していることが解る。これにより、アンテナ出力がピークとなったパルス数を、制御部50、または、同調回路1に内蔵される記憶回路に同調制御情報として記憶させれば、同調回路1は標準電波に対して高精度に同調され、感度が高くノイズにも強い電波修正時計を実現することが出来る。また、複数の標準電波を受信する場合は、交流信号P20a、P20bの周波数をそれぞれの標準電波に等しい周波数に設定し、同様な測定を行い、アンテナ出力のピーク点に対応するパルス数を記憶すれば、複数の標準電波を任意に受信することが出来る。

また、図11に於いて、同調回路のQが低い場合には、アンテナ出力のピーク点がなだらかでピーク点を見つけることが難しい場合がある。このような場合には図11に示すように、アンテナ出力の上昇の傾き(K1)と下降の傾き(K2)を自動調整装置111内のマイコンで算出し、二つの傾きのK1とK2の交点をアンテナ出力のピーク点とするなど、コンピュータ・プログラムによってピーク点を予測し同調させても良い。以上のように、電波修正時計のアンテナ同調の調整を励磁用空芯コイル112と自動調整装置111によって実現することが出来るので、電波修正時計の製造時の調整工程を簡略化出来ると共に、調整工数も短縮することが出来る。

次に、図10(b)に基づいて、非接触方式のアンテナ同調調整の構成と方法 を説明する。尚、図10(a)で示した接触方式のアンテナ同調調整方法の原理 図と同一要素には同一番号を付し重複する説明は省略する。図10(b)に於いて、115は検出用空芯コイルであり、受信アンテナ2に近接して配置される。P22a、P22bは検出用空芯コイル115に誘起される検出信号であり、自動調整装置111に入力される。116は電波修正時計40aに内蔵されるワイヤレス1/F回路であり、自動調整装置111から出力される赤外線又は微小電力の無線等によるワイヤレス制御信号P23を受信し、その制御情報を制御部50に伝達する。

即ち、上記本発明におけるテストモードの実行に際して使用される当該外部操作手段は、非接触型操作方式を含んでいる事も望ましく、更には当該非接触型操作方式は、無線又は赤外線を利用するものである事も好ましい具体例である。

次に、図10(b)に基づいて非接触方式のアンテナ同調の調整方法について説明する。電波修正時計40aのアンテナ同調を調整するために、まず、自動調整装置111は、交流信号P20a、P20bを出力して励磁用空芯コイル112を駆動する。ここで、受信アンテナ2は、励磁用空芯コイル112からの交流磁界113を受けて電磁誘導によって起電力を誘起し、アンテナ信号P6、P7を出力するが、この受信アンテナ2に誘起されたアンテナ信号P6、P7によって、受信アンテナ2から交流磁界117が発生する。受信アンテナ2に近接する検出用空芯コイル115は、この交流磁界117を受けて電磁誘導によって起電力を誘起し、検出信号P22a、P22bを出力する。

次に、自動調整装置111は、検出信号P22a、P22bを入力して内部で増幅し、該増幅された検出信号P22a、P22bを交流電圧計によって測定し、受信アンテナ2のアンテナ出力として記憶する。尚、同調IC3に内蔵されるコンデンサの切り替え制御は、自動調整装置111より出力されるワイヤレス制御信号P23によって順次行われる。この結果、自動調整装置111は図11で示すアンテナ出力特性と同様なデータを得ることが出来、アンテナ出力のピーク点を求めることが出来る。すなわち、この非接触方式のアンテナ同調調整方法によれば、アンテナ出力は検出用空芯コイル115で検出でき、また、同調回路の同調周波数を可変するためのコンデンサの切り替え制御は、ワイヤレス制御信号P23によって行うので、電波修正時計40aに対して完全に非接触でアンテナ同

調の調整を行うことが出来る。

このことは、電波修正時計を外装に組み込んだ後で、非接触によってアンテナ同調を調整できるので、好都合である。すなわち、電波修正時計は、外装に組み込む前と組み込んだ後では、浮遊容量等の差により同調周波数がずれる傾向にあるが、外装に組み込んだ後にアンテナ同調調整が出来れば、外装による同調周波数のずれをキャンセル出来、より高精度なアンテナ同調を実現出来るからである。また、非接触で調整が出来ることは電波修正時計の製造時の調整工程を更に簡略化出来、また、調整工数も更に削減できる。また、製造時の調整工程だけでなく、電波修正時計を使用中に何らかの原因でアンテナ同調に狂いが生じた場合など、外装を開けることなくアンテナ同調の再調整が出来るので、電波修正時計のメンテナンスにも大きな効果がある。

本発明に於ける更に他の具体例としては、上記した説明から明らかな様に、上記各具体例で示された各同調回路1当該同調回路1を制御し、当該同調回路1によって受信した標準電波を入力して時刻修正を行う受信回路部を有する制御手段6と、当該制御手段6からの時刻情報を表示する表示手段42とを有することを特徴とする電波修正時計である。

更に、本発明に於ける当該電波修正時計の別の具体例としては、金属材料によって成る金属外装を有し、当該金属外装によって当該同調回路1と当該制御手段6と当該表示手段42を覆い、これらを機械的に保護するように構成したことを特徴とする電波修正時計である。

更に、本発明に於ける当該電波修正時計の更に別の具体例としては、当該金属外装に覆われる当該同調回路の当該コイルのインダクタンスは20mH以上であることを特徴とするものであり、叉、当該同調回路の当該複数の半導体スイッチの開閉を制御し、前記同調周波数を可変することにより、複数の標準電波のいずれかを選択的に受信出来るように構成したことを特徴とする電波修正時計である。

一方、本発明に於ける当該電波修正時計の更に他の具体例としては、当該同調 回路の当該同調周波数を可変するための同調制御情報を記憶する同調制御情報記 憶手段を有するものであっても良く、更には、当該同調制御情報記憶手段は、当 該同調回路の内部に備えられているものである事も好ましい。 叉、当該同調制御情報記憶手段は、パターンカット手段、ヒューズROM、又は不揮発性メモリから選択された一つで構成されていることを望ましい具体例である。

以上の説明によって明らかなように本発明によれば、複数のコンデンサを半導体スイッチの開閉によって切り替えられるので、同調周波数を任意に可変することが出来、同調周波数の可変範囲が広く、安定性に優れ、小型で高性能な同調回路と、それを用いた電波修正時計を提供することが出来る。

請求の範囲


- 1.複数の半導体スイッチと、当該複数の半導体スイッチと各々直列に接続される複数の第1のコンデンサと、当該半導体スイッチの開閉を制御するスイッチ制御手段と備える半導体基板と、該複数の第1のコンデンサのそれぞれに並列的に接続されるコイルとから構成されており、時刻情報を含む標準電波の受信局選択指示信号に応答して当該スイッチ制御手段が当該複数の第1のコンデンサに接続されている個々の半導体スイッチを個別に開閉制御する事によって当該複数の第1のコンデンサと前記コイルとによって成る同調回路の同調周波数を変更する様に構成されていることを特徴とする同調回路。
- 2. 更に当該半導体基板上若しくは当該半導体基板外に、当該第1のコンデンサ群と並列に当該コイル部と接続されている固定容量或いは可変容量を有する第2のコンデンサが設けられている事を特徴とする請求の範囲第1項に記載の同調回路。
- 3. 当該第2のコンデンサは、当該第1のコンデンサが受ける制御とは異なる制御を受ける様に構成されている事を特徴とする請求の範囲第2項に記載の同調回路。
- 4. 当該第2のコンデンサの少なくとも一つは、当該半導体基板上に設けられた半導体スイッチを介して当該スイッチ制御手段により制御される様に構成されている事を特徴とする請求の範囲第2項又は第3項に記載の同調回路。
- 5. 当該同調回路は、アンテナ部も含めて、金属材料によって構成された金属外装部の内部で使用されるものである事を特徴とする請求の範囲第1項乃至第4項の何れかに記載の同調回路。
- 6. 当該それぞれの半導体スイッチのON抵抗は、当該各半導体スイッチに直列 に接続される当該それぞれの第1のコンデンサが持つインピーダンスより小さい ことを特徴とする請求の範囲第1項乃至第5項の何れかに記載の同調回路。
- 7. 当該それぞれの半導体スイッチのOFF抵抗は、当該各半導体スイッチに直列に接続される当該それぞれの第1のコンデンサが持つインピーダンスより大きいことを特徴とする請求の範囲第1項乃至第5項の何れかに記載の同調回路。

- 8. 当該受信回路に接続されている増幅回路に使用される抵抗部の抵抗値が当該同調回路に設けられている同調コンデンサによるインピーダンスよりも大きくなるように設定されている事を特徴とする請求の範囲第1項乃至第7項の何れかに記載の同調回路。
- 9. 当該受信回路に接続されている増幅回路に使用される抵抗部の抵抗値が、当該増幅回路に使用される抵抗部と直列に接続しているコンデンサによるインピーダンスよりも大きくなるように設定されている事を特徴とする請求の範囲第1項乃至第7項の何れかに記載の同調回路。
- 10. 当該複数の第1のコンデンサが持つ個々の静電容量の合計値が9600p F以下であることを特徴とする請求の範囲第1項乃至第9項の何れかに記載の同 調回路。
- 11. 当該コイル部のインダクタンスが 0. 44mH以上であることを特徴とする請求の範囲第1項乃至第10項の何れかに記載の同調回路。
- 12. 当該コイル部のインダクタンスが4000mH以下であることを特徴とする請求の範囲第1項乃至第10項の何れかに記載の同調回路。
- 13. 当該同調回路に於ける同調受信周波数は、当該第1のコンデンサ群により設定される第1の静電容量と当該第2のコンデンサの持つ第2の静電容量とで決定される様に構成されている事を特徴とする請求の範囲第1項1乃至第12項の何れかに記載の同調回路。
- 14. 当該第2のコンデンサの静電容量は、当該第1のコンデンサの静電容量より大きい事を特徴とする請求の範囲第1乃至第13項の何れかに記載の同調回路。
- 15. 請求の範囲第1項乃至第14項の何れかに記載の同調回路と、当該同調回路を制御し、当該同調回路によって受信した標準電波を入力して時刻修正を行う受信回路部を有する制御手段と、当該制御手段からの時刻情報を表示する表示手段とを有することを特徴とする電波修正時計。
- 16. 更に、金属材料によって成る金属外装を有し、当該金属外装によって当該同調回路と当該制御手段と当該表示手段を覆い、機械的に保護するように構成したことを特徴とする請求の範囲第15項記載の電波修正時計。
- 17. 当該金属外装に覆われる当該同調回路の当該コイルのインダクタンスは2

0mH以上であることを特徴とする請求の範囲第14項記載の電波修正時計。

- 18. 当該同調回路の当該複数の半導体スイッチの開閉を制御し、前記同調周波数を可変することにより、複数の標準電波のいずれかを選択的に受信出来るように構成したことを特徴とする請求の範囲第15項乃至第17項の何れかに記載の電波修正時計。
- 19. 当該同調回路の当該同調周波数を可変するための同調制御情報を記憶する同調制御情報記憶手段を有することを特徴とする請求の範囲第15項乃至第18項の何れかに記載の電波修正時計。
- 20. 当該同調制御情報記憶手段は、当該同調回路の内部に備えられていることを特徴とする請求の範囲第19項記載の電波修正時計。
- 21. 当該同調制御情報記憶手段は、パターンカット手段、ヒューズROM、又は不揮発性メモリから選択された一つで構成されていることを特徴とする請求の範囲第19項又は第20項記載の電波修正時計。
- 22. 当該電波修正時計は、当該電波修正時計外に設けた外部操作手段により同 調周波数を変更する事が出来るテストモードを有している事を特徴とする請求の 範囲第15項乃至第21項の何れかに記載の電波修正時計。
- 23. 当該外部操作手段は、非接触型操作方式を含んでいる事を特徴とする請求の範囲第22項に記載の電波修正時計。
- 24. 当該非接触型操作方式は、無線又は赤外線を利用するものである事を特徴とする請求の範囲第23項に記載の電波修正時計。

図 1








図3 インピーダンス比ーアンテナ利得特性




(a)

図 4 インピーダンス比ーアンテナ利得特性(ON抵抗領域)





(b)


インピーダンス比ーアンテナ利得特性(OFF抵抗領域)




5/20











7/20











110 I/F回路

図11

アンテナ出力特性






図23




12/20


図12




13/20

図14







16/20

図17




図18

アンテナ・サンプル間距離






図19




アンテナと金属板の距離:0mm 差替え用紙(規則26)

17/20

共振アンテナ出力特性



18/20




19/20

図22

受信履歴情報表

アドレス	受信した送信局	受信処理時間	受信レベル
. 1	JJY福島局	3 分	Н
2	JJY九州局	6 分	H
3	JJY九州局	5 分	М
4	受信エラー		
5	DCF77	8分	L
6.	DCF77 . (77.5KHz)	7分	М
7	WWVB	5 分	М
8	JJY福島局	2 分	Н
9	JJY福島局	5 分	Н
1 0	JJY 九州局 (60KHz)	4 分	М
1 1	WWVB (60KHz)	10分	L
1 2	JJY 福島局 (40KHz)	6 分	М
•	•	•	•
•	•	•	•
N	•	•	•

図24



INTERNATIONAL SEARCH REPORT

International application No. PCT/JP2004/007211

A CLASSIE	CATION OF SUBJECT MATTER		2004/00/211
Int.Cl	⁷ H03J3/22, H04B1/18, G04C9/02	2, G04G5/00	
According to In	ternational Patent Classification (IPC) or to both nation	nal classification and IPC	
B. FIELDS SE			
Minimum docur	mentation searched (classification system followed by c	classification symbols)	
Int.CI	7 нозуз/00-3/22, но4В1/18-1/24	1, G04C9/02, G04G5/00	
Jitsuvo	searched other than minimum documentation to the exi Shinan Koho 1922–1996 J	tent that such documents are included in the	
		itsuyo Shinan Toroku Koho oroku Jitsuyo Shinan Koho	1996-2004
Flectronic data l		-	
Electronic data t	pase consulted during the international search (name of	data base and, where practicable, search te	rms used)
	·		
C. DOCUMEN	NTS CONSIDERED TO BE RELEVANT	· .	
Category*	Citation of document, with indication, where a	ppropriate, of the relevant passages	Relevant to claim No.
Y	JP 2002-82187 A (Citizen Wat	tch Co., Ltd.),	1,15,18-21
	22 March, 2002 (22.03.02), Full text; all drawings	•	
ł	(Family: none)		
·		:	
Y	JP 9-74319 A (Tsuyoshi IKEDA	, (<i>F</i>	1,15,18-21
	18 March, 1997 (18.03.97), Full text; all drawings		
	(Family: none)	į	
	-		
Y	JP 2003-75561 A (Rhythm Wate	ch Co., Ltd.),	15,18-21
	12 March, 2003 (12.03.03), Full text; Fig. 2		
	(Family: none)		
	- , ,	,	·
		•	
	·		
	cuments are listed in the continuation of Box C.	See patent family annex.	
	gories of cited documents: efining the general state of the art which is not considered	"T" later document published after the interdate and not in conflict with the applica	mational filing date or priority
to be of parti	cular relevance	the principle or theory underlying the in	vention
filing date	cation or patent but published on or after the international	"X" document of particular relevance; the cl considered novel or cannot be consid	aimed invention cannot be
"L" document w	hich may throw doubts on priority claim(s) or which is oblish the publication date of another citation or other	step when the document is taken alone	
special reaso	n (as specified)	"Y" document of particular relevance; the cl considered to involve an inventive s	tep when the document is
"O" document re	ferring to an oral disclosure, use, exhibition or other means oblished prior to the international filing date but later than	combined with one or more other such or being obvious to a person skilled in the	locuments, such combination
the priority of	late claimed	"&" document member of the same patent fa	
Date of the natural	Lagranistics of the internal in the		
24 Augu	Date of the actual completion of the international search 24 August, 2004 (24.08.04) Date of mailing of the international search report 07 September, 2004 (07.09.04)		h report
	(2000000)	o, september, 2004	(07.09.04)
Name and mailin	g address of the ISA/	Authorized officer	
Japanes	se Patent Office		
Facsimile No. Telephone No.			
	0 (second sheet) (January 2004)	1	· · · · · · · · · · · · · · · · · · ·

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/007211

itegory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
Y	WO 03/003130 Al (Kabushiki Kaisha Trigger), 09 January, 2003 (09.01.03), Full text; all drawings & JP 3463883 B2	16-17
·	·	
	·	

発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl7 H03J3/22、H04B1/18、G04C9/02、G04G5/00

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl⁷ H03J3/00-3/22, H04B1/18-1/24, G04C9/02, G04G5/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報 1971~2004年

日本国実用新案登録公報 1996~~2004年

日本国登録実用新案公報 1994-2004年

国際調査で使用した電子データベース (データベースの名称、(査に使用した用語)

<u>c.</u>	関連す	ると罰	見められ	れる文献

1741017		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する
Y	JP 2002-82187 A (シチズン時計株式会社) 2002.3.22、全文、全図 (ファミリーなし)	請求の範囲の番号 1,15,18-21
· Y	JP 9-74319 A (池田 毅) 1997.3.18、全文、全図 (ファミリーなし)	1, 15, 18-21
Y	JP 2003-75561 A (リズム時計工業株式会社) 2003.3.12、全文、図2 (ファミリーなし)	15, 18-21

区欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する。 文献 (理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

24. 08. 2004

国際調査報告の発送日

07. 9. 2004

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員) 杉浦 淳

2 F 8704

電話番号 03-3581-1101 内線

6277

C (続き).	関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Y	WO 03/003130 A1 (株式会社トリガー) 2003.01.09、全文、全図 & JP 3463883 B2	16-17		
;				
-				
	· · · · · · · · · · · · · · · · · · ·			